EEPROM電路關鍵設計技術淺析

前言：想要寫出一篇引人入勝的文章？我們特意為您整理了EEPROM電路關鍵設計技術淺析范文，希望能給你帶來靈感和參考，敬請閱讀。

摘要：文章介紹了eeprom電路的規格及其中最重要的兩個模塊設計，即單元結構的設計、電荷泵電路的設計；列出了單元結構電路的編程電壓；分析了振蕩器及高壓產生電路的整體結構，具體介紹了電荷泵主體結構、四相時鐘產生電路以及高壓穩壓等子模塊的功能特點；對高壓產生電路進行了整體仿真，并給出了仿真結果。基于上述結構，為EEPROM電路的設計提供一些設計參考。

關鍵詞：EEPROM；振蕩器；高壓產生電路；電荷泵

EEPROM是一種常見的存儲形式，根據存儲空間的大小分成若干頁，每頁上設置若干個字節。通過向EEPROM寫入相應字節的數據以便保存，同時也可以通過相應操作將所存的數據進行擦除。上述寫入、讀出均有時間的要求。由于EEPROM普遍應用在移動或者智能終端，因此對功耗的要求比較高。在EEPROM設計中，產品規格包括時序的定義非常重要，另外EEPROM電路設計中單元電路和高壓模塊（即電荷泵電路）的設計也是關鍵，直接影響整個電路的性能。下面分別做介紹。

1產品規格的定義

EEPROM產品通常具有以下功能：（1）讀操作當RSTN=1，CEN=0，OEN=0，WEN=1，READ=1，CLKR的上升沿鎖存地址，地址對應的數據在CLKR的下降沿，被鎖存輸出到DBO[7：0]，控制器可以在CLKR的低電平時間從DBO[7：0]總線上獲得數據。改變地址，對應每個CLKR的高電平脈沖，讀取數據。（2）standby模式當CEN=1或者RSTN=0（或者同時滿足），則EEIP進入standby模式，此時EEIP的功耗非常小。（3）頁寫操作當CEN=0，RSTN=1，OEN=1，READ=0，WEN的下降沿將觸發寫操作，在WEN的下降沿，鎖存地址，在WEN的上升沿，鎖存數據。在WEN跳高之后，控制器計時，如果50us內沒有WEN的下降沿出現，則向EEIP發出擦寫操作的要求。反之，則需要繼續等待下次滿足50us的條件出現，才啟動擦寫操作。另外在滿足擦寫條件后，還需要等待20us后，啟動高壓動作，對EEIP進行高壓擦寫過程。（4）全片擦操作操作開始與頁寫操作類似，需要一個或多個WEN的下降沿，但是對應的輸入數據對操作無影響。同樣等待50us，啟動擦操作，此時需要滿足全片擦使能信號有效，其余與頁寫操作的擦過程相同。在完成全片擦操作后，所有array數據位為全1。（5）全片寫操作操作開始與頁寫操作類似，需要一個或多個WEN的下降沿，但是對應的輸入數據對操作無影響。同樣等待50us，啟動寫操作，此時需要滿足全片寫使能信號有效，其余與頁寫操作的寫過程相同。在完成全片寫操作后，所有array數據位為全0。以讀操作為例，其時序定義如圖1所示。

2單元電路的設計

EEPROM中的單元（cell）結構如圖2所示。圖2中，EEPROM的cell存儲單元由兩個nmos晶體管組成，N1為高壓nmos管，作為cell單元的選擇管，N2為數據的存儲管，N2有兩個柵，上層為控制柵，下層為浮柵（floatinggate），兩層柵之間有gateoxide，浮柵與溝道之間也有oxide，電荷存儲在浮柵上。EEPROMcell單元的編程激勵即進行編程操作的各節點的電壓如表1所示。

3高壓產生電路的設計

EEPROM中最重要的模塊為高壓產生電路，原因是該模塊產生EEPROM操作所需要的高壓。高壓產生電路主要包括一個振蕩器電路和一個電荷泵電路。電荷泵電路的整體結構如圖3所示，上述模塊分別介紹如下。（1）振蕩器電路振蕩器電路在需要產生高壓時刻，在輸出端輸出3~10MHz的時鐘信號，給電荷泵提供時鐘輸入。使用pmos偏置管提供電容的充電電流，pmos管流過電流為4uA，電容大小約為1pf，輸出延時后對電容快速放電，充放電的過程形成振蕩器的振蕩周期。使用RS觸發器，保證可以得到占空比較好的時鐘頻率輸出。（2）電荷泵主體電路主體電路共有12級，可以獲得eeprom工作需要的13v以上的VPP電壓。每級大電容為0.6pf，小電容為0.08pf，這兩個電容需要使用MIM電容。最后VPP輸出端有8pf的濾波電容，該電容使用14v的nmos管設計。（3）四相時鐘電路電荷泵電路中需要產生四相時鐘，四相時鐘電路產生的波形如圖4所示。利用簡單的延時電路來產生不同相位的時鐘信號，利用四相時鐘來克服閾值電壓對電荷泵的影響，保證每級電荷的有效傳遞。考慮輸出需要15v以上的信號，使用12級電荷泵電路，其中傳輸電荷的nmos管的pump電容為0.8pf，抵制襯底偏置影響的nmos管的pump電容為0.1pf。克服閾值電壓影響的nmos管的大小為4/2，對于電荷傳輸管，每四級為一組相同，依次為8/2、12/2和16/2。考慮減小閾值電壓對電荷泵性能的影響，使用低閾值電壓的nmos管。考慮濾波需要，在電荷泵的輸出端到地加8pf電容。最后，在高壓結束時，為電荷泵的可靠工作，提供電荷泵各級節點到電源電壓的放電通路。（4）高壓穩壓電路高壓穩壓電路利用電容分壓獲得的采樣電壓與基準電壓比較，當采樣電壓小于基準電壓，電荷泵工作，使輸出高壓上升；當采樣電壓大于基準電壓，電荷泵關閉，輸出高壓保持，隨著高壓到地漏電的存在，高壓將下降，下降到一定值時，電荷泵將再次工作，以上過程循環往復。電容分壓電路的初始電壓值，對高壓穩壓影響較大，所以電路中提供電容電壓的復位，保證了每次高壓啟動時，電容上沒有剩余電荷。設計中，電容分壓為1∶1∶5，每個電容大小為0.6pf，已知參考電壓為1.2v，則輸出高壓設計值VPPL為13.2v，VPP約為15.2v。另外，在高壓結束時，提供了高壓到電源電壓的放電通路。

4高壓產生電路的整體仿真

高壓產生電路仿真時在VPP和VPPL到地之間增加電流負載和電容負載，VPP到地電流取100nA，VPPL到地電流取1uA；VPP到地電容取5pf，VPPL到地電容取25pf。Vref輸入電壓1.2v，iref輸入電流為2uA。圖5為高壓產生電路在ttcorner，vdd=2.5v，溫度為27度時的仿真波形。不同仿真條件下的高壓產生電路的仿真結果如表2所示。

5結論

本文詳細介紹了EEPROM電路設計中的關鍵技術，主要是針對單元電路和高壓產生電路的結構、功能及仿真結果等進行了詳細描述，為設計EEPROM提供了參考方案。參考文獻：[1]居水榮，劉錫鋒.基于嵌入式MCU的音頻芯片信號處理模式[J].科技創新與應用，2014（1）：7-9.

作者:居水榮 單位:江蘇信息職業技術學院