計算機數(shù)字電路設計技術(shù)與優(yōu)化措施

前言：想要寫出一篇引人入勝的文章？我們特意為您整理了計算機數(shù)字電路設計技術(shù)與優(yōu)化措施范文，希望能給你帶來靈感和參考，敬請閱讀。

【關鍵詞】計算機技術(shù)；高速數(shù)字電路設計；電路設計技術(shù)

1影響計算機高速數(shù)字電路設計的主要因素

1.1信號線的距離

隨著數(shù)字電路技術(shù)的日臻成熟，電子設計行業(yè)的發(fā)展愈加迅速，計算機技術(shù)也隨之得到了改善和提升。但受到各項因素的影響，該技術(shù)仍舊有待完善。在各項問題中，信號線的距離問題最為突出。該問題會直接影響電路的正常運行，在印刷電路板密集度較高的情況下，信號線的距離則會變得比較狹小，二者之間呈反比關系。由于信號線距離狹小，所以信號間的電磁耦合會逐漸變大，進而出現(xiàn)信號串擾問題，如果沒有及時解決，串擾問題會逐步擴大。

1.2抗組不匹配

在計算機高速數(shù)字電路設計中，必須要考慮阻抗設計的合理性，如果阻抗值與實際需求不符，則會對系統(tǒng)信號的傳輸產(chǎn)生影響。目前來看，阻抗不匹配是高速數(shù)字電路比較常見的問題。在系統(tǒng)運行的過程中，如果運行不穩(wěn)定，則會出現(xiàn)反射噪聲，而反射噪聲會破壞信號，進而造成信號不完整，影響阻抗的匹配性。

1.3電阻與電感不穩(wěn)定

目前，高速數(shù)字化電路設計技術(shù)已經(jīng)廣泛應用于各個領域之中，從實際的應用情況來看，在電子技術(shù)的支撐下，電子設備的運行效果有了顯著的提升。目前采用的設計方式，即在電源平面范圍內(nèi)具有電阻和電感，由大量電路同時進行輸出，電路中可能會產(chǎn)生的瞬時電流較大，進而影響了電路地線和電源的適配電壓，導致電路中的電壓產(chǎn)生較大的浮動，使整個電路缺少穩(wěn)定性。

2計算機高速數(shù)字電路設計技術(shù)的優(yōu)化措施

2.1優(yōu)化信號設計

為了確保信號的完整可靠，在設計的過程中需要進行合理的電路布局。從目前的情況來看，阻抗不匹配是一個比較難以根除的問題，要解決該問題可以從以下兩方面入手：首先，深入研究電路信號在傳輸過程中可能出現(xiàn)的干擾情況，著重研究反射、干擾等問題；其次，加強對信號源傳輸產(chǎn)生的電路信號網(wǎng)干擾進行研究。為了控制阻抗，可以從不同的方面入手。如：在傳輸線的阻抗控制方面，如果在高頻電路之中，那么傳輸線的抗串擾、抗輻射等能力都會高于普通連線。當然，其之所以具有相對優(yōu)良的特性，是因為其付出了相應的電能代價。從高速電路的角度來看，用電源損耗來獲取信號質(zhì)量是值得的。傳輸線主要有4種形式，分別是：同軸電纜、雙紐線、表面微帶線、嵌入式帶狀線。后兩種線在印制板中的作用較大，表面微帶線主要在印制板外層分布，信號線的另一邊為地層；嵌入式微帶線則在電源層和地層中間，理論上該位置的信號受到的干擾最少，因為信號線獲得了兩個夾層的保護。

2.2優(yōu)化電源設計

從電路設計的角度來看，減少電源中的阻抗可以提升數(shù)字電路的運行效率，信號回路所消耗的能源也會隨之減少，系統(tǒng)中各個元件的電流、電壓都會保持在穩(wěn)定的狀態(tài)下。在電路中，電源是核心構(gòu)成元件，從前文內(nèi)容可知，電源平面范圍內(nèi)一定會存在電阻和電感，其會影響電源的電壓，進而出現(xiàn)電壓波動的問題，造成運行穩(wěn)定性下降。所以為了確保系統(tǒng)的穩(wěn)定可靠，需要從電阻、電感兩個方面入手，對電源設計進行優(yōu)化和完善。目前來看高速數(shù)字電路采用的多為銅質(zhì)電源，這些電源材料無法滿足電路的應用要求，所以難以保障系統(tǒng)的穩(wěn)定性。在電源層，雖然具有一定的阻抗特性，但并不能完全消除線噪聲帶來的影響。系統(tǒng)產(chǎn)生的線噪聲會導致系統(tǒng)失穩(wěn)，所以電源系統(tǒng)中還要加入濾波電路。通常其由旁路電容來實現(xiàn)，也就是在電源輸入端放入不小于10uF的電容，在各個器件的電容和地之間放入0.1uF/0.01uF的電容。在輸出端加入大電容，可以過濾板外電源產(chǎn)出的低頻噪聲，頻率約為50Hz/60Hz。板上會產(chǎn)生不小于100M的噪聲諧波，與電源輸入端上的電容相比，芯片上的旁路電容較小。最好的電容為純電容，但受到內(nèi)部分層結(jié)構(gòu)、引腳結(jié)構(gòu)的影響，其在高頻時難免會出現(xiàn)電阻和電感。這些電阻和電感會對電容產(chǎn)生串聯(lián)干擾，即等效串聯(lián)電阻、等效串聯(lián)電感。所以電容共振頻率的實際計算方式為：fr=1/√LC。不論是串聯(lián)電阻，還是串聯(lián)電感，都受到電容器結(jié)構(gòu)、絕緣材料的影響，與電容值并沒有直接關系。如果要提升高頻通道的能力，不能采用增加同型號電容的容值的方法來完成。如果頻率范圍低于fr，大電容值電容的阻抗小于小電容值電容的阻抗，反之串聯(lián)電感會起到主要作用，阻抗并不會帶來太大的影響。只有在電容結(jié)構(gòu)發(fā)生變化的情況下，串聯(lián)電感才會發(fā)生變化，需要提升濾波性能，選用串聯(lián)電感較低的電容器。

3結(jié)語

綜上所述，隨著科技的發(fā)展和進步，我國的信息化和電氣化水平在不斷提升，電子設計行業(yè)也隨之發(fā)展。為了滿足現(xiàn)代社會的建設需求，并加強自身的競爭能力，電子設計行業(yè)需要不斷創(chuàng)新技術(shù)、完善方法，著重優(yōu)化高速數(shù)字電路設計方法，解決設計和應用中存在的各類問題，如降低阻抗對電路運行的影響等。利用現(xiàn)代化的技術(shù)和方法，使高速數(shù)字電路更加完善。

參考文獻

[1]蘇江帆.淺談計算機高速數(shù)字電路設計技術(shù)及優(yōu)化措施[J].科學與財富,2015(21):269.

[2]王威.計算機高速數(shù)字電路設計技術(shù)及優(yōu)化策略[J].通訊世界,2016(20):249-250.

作者：顧飛 單位：南京以禾電子科技有限公司