脈沖檢波電路設計研究

前言：想要寫出一篇引人入勝的文章？我們特意為您整理了脈沖檢波電路設計研究范文，希望能給你帶來靈感和參考，敬請閱讀。

摘要：針對高頻脈沖信號的采集，本文提出了一種可滿足單片機自帶A/D采樣高頻脈沖信號的檢波電路。該電路是基于AD8310芯片的檢波電路設計，經過多級檢波，將脈沖信號頻率降低，從而達到降低采樣成本的目的。

關鍵詞：高頻；脈沖信號；檢波電路

引言

對于脈沖信號，頻率高達上百兆赫茲，脈沖沿較陡，一般的采樣芯片無法直接對其進行采樣處理，而采用高采樣率芯片直接對脈沖信號進行采集則成本較高。因此，目前工業上常用的處理方法是對脈沖信號進行檢波降頻處理。

1常用方法論證及比較

1.1二極管分立元件檢波

二極管分立元件檢波方法主要由二極管，電容器，電阻構成。其特點為設計簡單，成本低，線性度差，溫度穩定性低。

1.2對數放大器檢波

對數放大器檢波方法主要由對數放大器和二極管組成。采用級聯放大器輸出端加二極管整流電路，將脈沖信號或者其它交流信號轉換為直流電壓。其特點為元器件多，對高頻信號效果差，線性度和溫度穩定性較二極管分立元件檢波稍好。

1.3專用檢波芯片檢波

目前檢波芯片主要分為功率檢波和對數檢波兩種。芯片內部分為檢波和放大兩部分，輸入信號檢波以后進行一定倍數的放大后再輸出。檢波芯片檢波特點是響應快速,靈敏度高，線性度和溫度穩定性好，外圍器件少,設計簡單。其輸出量為直流電壓，但對于高頻的脈沖信號，其輸出的電壓信號仍有微秒級的尖脈沖，一般采樣芯片仍無法準確捕捉。

2本方案設計

2.1整體設計方案

本方案中采用了ADI公司的AD8310專用對數檢波芯片后級加改良后的放大器峰值檢波電路。AD8310檢波芯片將脈沖信號轉換為直流電壓信號，其中含有一定量的直流脈沖分量，后級放大峰值檢波電路將該直流脈沖分量繼續降頻，將峰值保持住，以便于單片機采樣。

2.2AD8310芯片特性

AD8310是一款高速電壓輸出、解調頻率范圍為DC～440MHz的對數放大檢波器，其內部有六個串聯的放大器／限幅器，且在帶寬900MHz（-3dB）時，每個放大器／限幅器的小信號增益均為14.3dB。該芯片共使用了9個檢波器，檢波范圍從-91dBV（40μV）～+4dBV（2.2V），其中我們定義0dB為真有效值為1V的正弦波。AD8310的解調輸出可精確標定，其對數斜率為24mV/dB，誤差為±1dB。截止電壓為－108dBV，并以獨立的供電電壓和獨立的溫度作為標定參數。AD8310的完全差動輸入具有1kΩ電阻與1pF電容并聯的高輸入阻抗。通過50Ω阻抗網絡的輸入匹配可保證-78dBm～+17dBm的功率靈敏度。當信號頻率范圍在100MHz以內時，其對數線性度的誤差在±0.4dB以內，到440MHz時誤差略大。AD8310沒有最小使用頻率的限制，因而可用于低頻信號檢波。AD8310允許輸出負載有較大的變化范圍，并可驅動高達100pF的容性負載。AD8310成本低、體積小、功耗低、精度高、穩定性好、動態范圍寬，其頻率范圍可從直流信號到超高頻信號。另外，它還具有響應時間快、負載驅動能力強等特點，可廣泛應用于需要衰減信號到分貝級的電路中。AD8310為工業級芯片，其使用溫度范圍為-40℃～+85℃，封裝采用8腳小型貼片形式。AD8310對數放大檢波器的輸入信號在-87dB～13dB范圍內，AD8310的輸出均具有很好的線性度。

2.3AD8310芯片基本電路

通過查閱AD8310芯片的技術手冊，我們可以得到該芯片的基本應用電路。該電路為大多數應用應用設計中所需的電路圖。其中，芯片VPOS引腳的電源電壓在2.7V和5.5V之間，并使用接近管腳的0.01μf電容進行去耦。一般情況下，可以在電源線路中串聯一個小的電阻（4.7Ω）作為電源噪聲的濾波。ENBL引腳為芯片的使能端，其閾值約為1.3V，當使能引腳不用時需要將其接至AD8310的VPOS引腳，即高電平。AD8310的輸入端可以是差分輸入，但是一般情況下其輸入端設置成單端輸入，另一端通過電容C1接地。輸入信號通過C2耦合。而且，電容C1和電容C2的值應相同，以盡量減少AD8310芯片啟動時的瞬態不平衡。輸入端52.3Ω電阻可與AD8310芯片內部的1.1kΩ輸入阻抗相結合在AD8310中產生一個50Ω輸入阻抗匹配。在高頻應用中，應在芯片輸入端加一個高能濾波網絡，濾波截止頻率應與盡可能的高，以減少不需要的低頻耦合信號。在低頻應用中，相同的原因，應在芯片輸入端加一個簡單的低通濾波網絡以衰減不需要的高頻信號或者干擾。

2.4AD8310芯片實際電路設計及測試

通過了解掌握AD8310芯片的基本資料，設計測試電路如圖1所示。其中，R2選擇與52.3Ω近似的51Ω常規電阻，C1與C9為預留設計，可不焊接。注意，在測試脈沖信號的時候C6要去除，否則會將檢波后的脈沖信號吸收掉。在設計PCB電路板的時候，盡量保證R1,C1與C2對稱布局，以保證阻抗平衡。整體布局時，保持信號由從左到右的方向在電路板上通過，以減少干擾。在該功能測試電路的輸入端通過信號發生器給定峰值1V重復率500Hz的脈沖信號，通過示波器測試其輸出端的信號。通過分析發現，AD8310檢波后的波形仍有一部分高頻脈沖，雖然其頻率較原始信號降低很多，但是仍不能用采樣率只有1Msps以內的單片機進行直接采樣。

2.5放大器峰值檢波電路

為了進一步對脈沖信號進行降頻處理，我們加一級放大器峰值檢波電路。但是，峰值檢波電路中二極管有一個缺點，信號電壓從零上升過程中，只有大于二極管的導通電壓輸出端才會出現信號變化，而且這個過程需要花費一定時間，如果在這個過程，輸入信號發生變化，輸出則會出現失真。因此，需要在電路中加入一定的措施來解決這一問題。也就是說，二極管輸出部分電壓要能夠盡量跟隨輸入信號的電壓，并提供一個盡可能理想的二極管，同時能夠提供有效的輸入緩沖。一個經典的電路是通過在輸入和輸出間增加一個二極管，這點類似于電壓鉗位。最終設計的電路如圖2所示。該電路出現于TI公司的Difet靜電計級運算放大器OPA128的DATASHEET里。但電路中的D3為修改后的設計，原電路設計中為場效應管，這里我們改為快速二極管，通過實際測試，效果基本一樣。在這個電路中，C24為模擬峰值存儲器，建議使用聚本乙烯電容，以減少泄漏電流；運算放大器選擇高輸入阻抗運算放大器，以提高直流特性；C23電容為防自激電容。該電路線性度良好，檢波特性明顯，有效消除了二極管的導通壓降。

2.6整體電路設計

通過以上分析測試，我們設計的最終檢波電路如圖3所示。此次測試，選取200MHz以內的信號為有效信號。在AD8310前端匹配了一個200MHz的LC低通濾波器以衰減無效信號，PCB布板信號按照從左到右的方向流通，在PCB電路板的底層全部鋪上信號地，以減小干擾。

2.7最終電路輸出波形分析

為電路提供±5V電源，信號發生器輸出頻率500Hz脈沖波，峰值5mV，通過分析測量電路板輸出端的波形得到，脈沖信號經過放大并多級檢波后，波形變為直流量與脈沖量的累加，并且該脈沖經過峰值檢波后，波峰可保持400微秒以上。在這種情況下，一般單片機均可對其進行直接采樣處理。為了進一步驗證該方案的可行性，對其進行線性度測試。實際測量證明，該方案所設計電路線性度良好，基本滿足設計要求。

3結論

針對脈沖信號，本方案中所設計的多級檢波電路完全可以有效起到降頻作用，并將信號峰值保持在一定時間內，以保證單片機自帶A/D功能進行正常采樣分析處理，且該電路反應靈敏，能夠有效識別脈沖信號變化。但在實際應用當中發現，AD8310輸入端極易受到外界噪聲干擾，因此建議在實際電路中，對該部分電路進行外部金屬屏蔽處理。

參考文獻

[1]ADI公司AD8310數據手冊[Z].

[2]德州儀器公司OPA128數據手冊[Z].

[3]billyevans，史上最實用較深刻的峰值檢測電路實例與分析[Z].

[4]戴榮偉.高壓脈沖電子電路干擾源的成因剖析與控制[J].電子制作,2014(01):26.

作者：郝術興 單位：保定中創電子科技有限公司