水聲信號記錄電路設計

前言：想要寫出一篇引人入勝的文章？我們特意為您整理了水聲信號記錄電路設計范文，希望能給你帶來靈感和參考，敬請閱讀。

1.設計思路

記錄電路是一種以標準卡板結構為主的電路，這種電路一般會被放置于電子組件機器內(nèi)部，通過接插件和地板進行有效的連接。通過前置放大器的端口接受數(shù)據(jù)并且輸出串行數(shù)字流信號，將信號進行串并轉換操作后，存入到一個大容量的存儲器中，而記錄電路在這個過程中作用在于讀出記錄，并顯示到計算機上，或者通過串行接口進行回放輸出。記錄電路在實際使用的過程中信號速率會達到400kByte/s，同時需要進行FIFO緩沖，并且對多個線路、接口、芯片進行設計，包括：CAN總線、IIC總線、串行數(shù)字信號接口以及FLASH芯片。綜合考慮記錄電路的工作原理以及需要設計的內(nèi)容，本文選擇了FPGA可編程邏輯器件，對水聲信號記錄電路進行設計。這是因為FPGA可編程邏輯器件的應用較為靈活，很多記錄電路都選擇其進行設計。在數(shù)據(jù)存儲介質的選擇上，選擇了FLASH芯片，這種芯片本身的存儲密度較高、可靠性也相對較高、同時價格也較為便宜。此外，在記錄電路設計中，還要對電源管理電路進行設計，電源管理電路是電路中最為重要的環(huán)節(jié)，承擔著電源自檢、上電控制、復位控制等方面的功能。

2.硬件設計

在設計電路的過程中，首先要設計的是電路硬件部分，電路硬件設計也是電路設計工作中至關重要的環(huán)節(jié)，在這個環(huán)節(jié)中主要應用的就是FPGA，包括接口電路、存儲電路、數(shù)據(jù)交換等部分。FPGA可編程邏輯器是一種以FPGA嵌入式處理器為核心的電路結構，就是在FPGA芯片中內(nèi)嵌了MICROBLZE軟內(nèi)核，而這一內(nèi)核作為獨立的微處理器通過被FPGA電路調用來完成不同的電路功能。記錄電路的硬件可以分為四個部分，分別為電源管理、EPGA電路、存儲器、通信。

2.1電源管理電路

首先是電源管理電路設計，電源管理電路的主要功能是向整個電路板提供電力，此外，還要承擔起控制上電順序和復位管理的責任。電路整體采用的供電模式為+24VDC輸入，并且在電路中加入了51系列單片機，以此保證電路可以根據(jù)不同的需求對上電順序進行控制，在實際運行的過程中，+24VDC會通過DC/DC轉換為+5VDC，繼而直流電源轉換的任務就會由+5VDC來完成。電源控制功能則是利用DC/DC開關電源芯片實現(xiàn)，利用單片機控制開關電源芯片上的“SS/ENA”腳，來達到電源控制的目的，單片機選擇的是的F206單片機，這種單片機本身的體積相對較小，雖然內(nèi)部資源不多，但是電源管理的需要完全可以滿足，此外，電壓檢測中的芯片選擇的是LM87芯片。復位功能則是通過IIC串行總線，控制LM87檢測電路，以此保證檢測電路各組電源的供電情況，如果單片機在檢測的過程中，溫度或者供電出現(xiàn)異常，那么就會對電源進行復位操作。

2.2存儲器電路設計

其次是存儲器電路設計，在設計存儲器電路的過程中選擇的存儲介質為1G×8bitNANDFlashMemory?？紤]到存儲容量和存儲速度的問題，因此在選擇芯片規(guī)格的時候，選擇了6片的記錄最常時間為40分鐘Flash芯片，從而保證可以存儲數(shù)據(jù)長達4小時，如果想要延長記錄時間，可選擇更大容量的Flash芯片。Flash芯片采用了8位復用的地址、7個控制引腳以及數(shù)據(jù)線完成接口，分別為：R/B、RE、CE、CLE、ALE、WE、WP。而在MICROBLZE軟內(nèi)核的中通過I/O口將FLASH芯片的8位復用的地址、7個控制引腳以及數(shù)據(jù)引腳連接到一起，并且讀取相應的數(shù)據(jù)記錄，其中6片F(xiàn)lash芯片采用并聯(lián)的方式，而除了片選信號CE之外，其余引腳均為復用。

2.3通信電路設計

通信電路是的記錄電路中的核心部分，也可以稱為CAN總線設計，作為一種全數(shù)字化、雙向、多主的現(xiàn)場總線，這種CAN總線設計在汽車制造業(yè)也得到了廣泛的應用。CAN總線設計通過雙線傳輸?shù)姆绞?，讓?jié)點掛在總線上，以此控制數(shù)據(jù)接收發(fā)送?；谶@種方式，可以根據(jù)實際需要自行增加總線上的節(jié)點數(shù)，在實際應用中非常方便，此外，在通信電路中包括了SJA1000CAN控制器、驅動芯片PCA82C250。

2.4FPGA電路設計

在設計FPGA電路設計的過程中，選擇了XC2VP20FG676芯片，F(xiàn)PGA電路設計中的芯片是整個電路的核心，因為要在芯片上內(nèi)嵌軟內(nèi)核，以此保證電路的正常使用。此外，F(xiàn)PGA電路中配置芯片選擇的是一種大容量的存儲芯片，為：XCF08P芯片，根據(jù)數(shù)據(jù)手冊的要求，將兩個芯片設置完畢，根據(jù)實際需求配置電源、晶振、復位芯片和JTAG接口。

3.軟件設計

在完成硬件設計后，還要進行軟件設計其中軟件設計包括兩個部分，分別為：單片機軟件和FPGA軟件。

3.1單片機軟件

單片機軟件的主要功能在于電源管理，通過單片機軟件模擬IIC總線，以此監(jiān)測電源和FPGA電路的實際情況。如果電源或者FPGA電路出現(xiàn)了不正常的情況，就會對電源芯片進行服務操作，整體軟件過程采用的是C語言進行編寫，功能也較為簡單。

3.2FPGA軟件

FPGA軟件的核心部分是內(nèi)嵌微處理器MICROBLZE軟內(nèi)核的設計，同樣是采用C語言進行設計，F(xiàn)PGA軟件的主要作用是記錄和回放串行數(shù)字流信號，因此必須要保證FPGA軟件可以正確讀取存儲緩沖區(qū)中的數(shù)據(jù)。FPGA軟件中的數(shù)據(jù)讀寫功能以頁為單位，在讀取之前，必須要明確指出讀寫頁地址，然后發(fā)送準確的讀寫命令，每一頁為1056個字，需要注意的是，F(xiàn)PGA軟件在讀寫過程中，每頁的1056字必須要一次性連讀出或者寫入（朱明駿,孫現(xiàn)有.基于FPGA的水聲信號記錄電路設計,艦船電子工程,2018）。

4.應用情況

經(jīng)過軟硬件設計后，就可以將記錄電路投入到實際應用中，為了驗證本文為設計出來的水聲信號記錄電路情況，本文將設計出來的記錄電路應用于某水下航行器上，并且展開具體的實驗分析，觀察試驗數(shù)據(jù)判斷該電路的實際應用效果。在九分鐘的水聲信號圖形中可以看出，在兩次放大中都可以得到十分清晰數(shù)據(jù)記錄。可見本文設計出來的電路抗干擾性較強，漂移失真較小，得到的結果可以滿足水聲信號實時準確采集要求，且應用效能較好。

總結：

綜上所述，本文基于FPGA提出了一種全新的水聲信號記錄電路設計思路和設計方案，經(jīng)過實際的研究分析，通過具體的實驗驗證了本文設計出來的電路可以高效準確的完成水聲信號的記錄工作，還可以保證擁有穩(wěn)定的工作狀態(tài)。重點針對電路中的復位、濾波、接收機等模塊進行研究設計，而實驗結果也證明，本文設計出來記錄設備具有著較高的應用價值，并且可以取代傳統(tǒng)的模擬記錄設備，滿足新時期水聲信號的記錄需求。

作者：應海龍 單位：中國船舶重工集團公司第七一五研究所