集成電路研究方向精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路研究方向主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路研究方向范文

關鍵詞：變送器，熱噪聲，閃爍噪聲，微弱信號傳輸系統

Abstract: In this paper, the analysis and design optimization of 1/f noise are described. The noise of a typical transmitter is analyzed and calculated, including the 1/f noise, also verification with Hspice is done. Through the optimization of output resistance and tran-impedance of the amplifier, better performances were resulted.

Key words: transmitter, hot noise, 1/f noise, low level signal processing systems.

現今的模擬電路設計者經常要考慮噪聲的問題，因為噪聲是集成電路設計中重要的因素之一，它決定著微弱信號傳輸系統的性能。由于集成系統的噪聲由組成該系統的基本集成單元的噪聲特性決定，所以為了優化電路的噪聲，了解每個基本單元所產生的噪聲是非常重要的。

本文首先對噪聲的特性、種類進行了簡單描述，并給出了一些有關噪聲計算的公式。同時重點分析了一種變送器電路中的噪聲，計算出了電路中各端口的噪聲，以及總的輸出噪聲，并通過HSPICE仿真驗證了計算結果。其次對產生較大噪聲的模塊進行分析，最后提出了針對該電路的噪聲優化的具體方法。

1噪聲的統計特性[1]

噪聲是一個隨機過程，也就是說噪聲的瞬時值在任何時候都不能被預測。但在很多情況下，噪聲的平均功率是可以被預測的。從基本電路理論可知，一個周期性電壓V（t）加在一個負載電阻RL上消耗的平均功率由下式給出：

T是周期。Pav可被形象地看作是V（t）在RL上產生的平均熱能。由于噪聲的隨機性，測量須在較長的一段時間內進行。

其中x（t）表示電壓量。圖1.1表示對每個信號取平方，在較長時間T內計算由此產生的波形下的面積，平均功率可通過將面積對T歸一化后得到。

1.1 噪聲譜

噪聲譜,也稱為“功率密度譜”（PSD），表示在每個頻率上，信號具有的功率大小。

1.2 幅值分布

通過長時間的觀察噪聲波形，可以構造出噪聲幅值的分布，表示出每個值出現多么頻繁，x（t）的分布，也被稱為“概率密度函數”（PDF），被定義為

PX（X）dx=x

的概率.式中X是在一些時間點上測量出的x（t）值。

2噪聲的類型[2]

集成電路處理的模擬信號主要會受兩種不同類型的噪聲影響：熱噪聲和閃爍噪聲。

2.1 熱噪聲

導體中電子的隨機運動盡管平均電流為零，但是它會引起導體兩端電壓的波動。因此，熱噪聲譜與絕對溫度成正比。

如圖1.2所示，電阻R上的熱噪聲可以用一個串聯的電壓源來模擬，其單邊譜密度為：

Sv （f）=4kTRf≥0 （1.5）

式中k=1.38e-23J/K是玻爾茲曼常數。Sv（f）的單位是V2/Hz

2.2 閃爍噪聲

在MOS晶體管的柵氧化層和硅襯底的界面處出現許多“懸掛”鍵，產生額外的能態。當電荷載流子運動到這個界面時，有一些被隨機地俘獲，隨后又被釋放，結果在漏電流中產生“閃爍”噪聲。

閃爍噪聲可以更容易地用一個與柵極串聯的電壓源來模擬，近似地由下式給出

式中K是一個與工藝有關的常量，我們的表示法假設了1Hz的帶寬。與懸掛鍵相關的俘獲―釋放現象在低頻下更常發生，正因如此，閃爍噪聲也叫1/f噪聲。式（1.6）與WL的反比關系表明要減小1/f噪聲的方法，就是必須增加器件面積。

3變送器中的噪聲[3]

本文以一種變送器電路為例，分析其噪聲。該電路中既存在熱噪聲也存在閃爍噪聲，熱噪聲主要是由電阻產生的。由于該電路是一種主要工作在低頻狀態下的變送器，根據式（1.6）可知，閃爍噪聲與頻率成反比，所以電路中的噪聲以1/f噪聲為主。圖1.3為該變送器的功能結構圖。其中A1,A2是差分輸入的放大器, A3是實現19倍電流放大關系的放大器，IREF1,IREF2是兩個1mA的電流源。該變送器是一個精密、低漂移的雙線變送器，它可以把微弱的電壓信號進行放大并變換成4mA～20mA的電流信號后進行遠距離傳送。輸入輸出的關系式為：Io=4mA+（0.016 由于噪聲會影響電路的線性度，而該電路對線性度的要求很高，所以我們要盡量降低其噪聲。

（1）總體噪聲的分析

我們先根據公式估算一下電路的總體閃爍噪聲. 噪聲公式為：

作頻率，該電路工作在低頻狀態，本文設f=100 Hz, fH為帶寬，本設計將整體電路的帶寬設為118 Hz, fL為低頻截止點，設為100 Hz。因此由公式得：

通過HSPICE仿真可以驗證該電路的總的輸出噪聲。仿真時本文用到的是上海貝嶺工藝廠提供的PNP管, NPN管,以及電阻和電容的模型。為了接近實際情況，根據廠家測試數據本仿真將模型中的兩個噪聲參數設定為AF=2,KF=5e-03然后利用.AC DEC 100 1 100k的交流卡和.NOISE OUTV INSRC NUMS 的噪聲卡語句對電路進行交流仿真，結果如圖1.4所示。橫坐標為頻率，縱坐標為噪聲值。它表示的是圖1.3中Io處的總的電壓輸出噪聲。由圖 （2）各結點噪聲的分析

IREF1,IREF2結點處的噪聲為

本文計算的是閃爍噪聲，而仿真結果還包含熱噪聲及其它噪聲。可以看出輸出級的噪聲比前一級低很多，下面具體分析一下降噪的方法。

4本設計采用的降噪方法

本設計主要是通過降低輸出電阻和采用差分輸入的電路結構來降低噪聲的。

1. 由式（1.5）給出的噪聲表達式可知，它與電阻值成正比。在電路中噪聲值也與該電路的等效輸出電阻成正比。利用HSPICE元件卡中的電阻仿真語句，進行交流仿真并對很短的頻率進行掃描分別得出了兩個電流源的等效輸出電阻和電路中總的輸出電阻。如圖1.6和圖1.7所示。 從仿真結果中可以看出，電流源的等效輸出電阻為2.6kΩ，電路總的等效輸出電阻為17.7Ω。它們的比例與噪聲的比例相近。因此電流源的輸出噪聲與其等效輸出電阻是密切相關的。可見本設計是通過降低等效輸出電阻降低了輸出噪聲。

2.如圖1.8，1.9所示，為跨導放大器的示意圖和電路結構圖。INN3,SPAN5,INP4,SPAN6分別是跨導放大器的兩個輸入端。兩個跨導放大器構成了一個大的差分結構。由于差分結構對稱點上的增量（交流）接地，因而不會受到電流源接地回路中寄生參數的影響。差分結構的另一個重要優點是它有抑制共模干擾的能力。這一考慮在混合信號應用別重要，差分結構的放大器對抑制噪聲也有顯著的作用。由于MOS晶體管的溝道電阻產生熱噪聲，所以選擇雙極差分輸入會得到一個相對好的噪聲系數。

本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文

如果要對該電路進行進一步的噪聲優化，可以考慮采用增加器件面積的方法去減小1/f噪聲。因為器件面積的增加，會使流過器件的電流密度減小，使得電荷載流子被“懸掛”鍵俘獲的數量減少，從而降低漏電流中產生的閃爍噪聲。

5總結

噪聲現象及其在模擬電路中的影響越來越受到關注，因為噪聲與功耗、速度和線性度之間是互相制約的。本文對一種變送器產生的噪聲進行了分析，提出了利用減小輸出電阻和采用差分電路結構以及加大器件面積的方式來降低噪聲的方法，噪聲計算和仿真的結果均符合產品的設計指標。

參考文獻

[1]畢查德?拉扎維 著 《模擬CMOS集成電路設計》，西安交通大學出版社，2002。

[2]池保勇，余志平，石秉學 著《CMOS射頻集成電路分析與設計》，清華大學出版社 2003。

[3]PAUL R.GRAY著《模擬集成電路的分析與設計》，高等教育出版社，2002。

[4]王勇著《放大器固有噪聲分析》，2008。

[5]L. W. Couch. Digital and Analog Communication Systems. Fourth Ed. , New York:Macmillan Co. , 1993.

[6]S. M. Sze. Physics of Semiconductor Devices. Second Ed. , New York: Wiley, 1981.

[7]Y. Tsividis. Operation and Modeling of the MOS Transistor. Second Ed. , Boston:McGrawHill, 1999.

[8]A. A. Abidi. High-Frequency Noise Measurements on FETs with Small Dimensions. IEEE Tran. Electron Devices, vol.33, pp.1801-1805, Nov. 1986.

[9]H. A. Haus et al.. Representation of Noise in Linear Twoports. Proc. IRE, vol.48, pp.69-74,Jan. 1960.

作者簡介

盧劍，碩士研究生，研究方向：集成電路的設計與研究;

律博，碩士研究生，研究方向：集成電路的設計與研究;

劉峻，碩士研究生，研究方向：集成電路的設計與研究;

王鴻鵬，碩士研究生，研究方向：集成電路的設計與研究;

郭宇，高級工程師，研究方向：集成電路的設計與研究;

蘇建華，碩士研究生，研究方向：集成電路的設計與研究;

吳春瑜，教授，碩士生導師，主要從事集成電路及半導體器件的教學與研究;

第2篇：集成電路研究方向范文

關鍵詞:節能;減排;功率半導體

Foundational Technology of Energy-Saving & Emission Reduction ――Power Semiconductor Devices and IC’s

ZHANG Bo

(State key Laboratory of Electronic Thin Films and Integrated Devices,

University of Electronic Science and Technology of China, Chengdu 610054,China)

Abstract: Power semiconductor devices and IC’s, an important branch of semiconductor technology, are a key and basic technology for energy-saving and emission reduction with the wide spread use of electronics in the consumer, industrial and military sectors. The development,challengeand market of power semiconductor devices are discussed in this paper. The future perspectives and key development areas of power semiconductor devices and IC’s in China are also described.

Keywords: Energy-saving; Emission reduction; Power semiconductor device

1引言

功率半導體芯片包括功率二極管、功率開關器件與功率集成電路。近年來,隨著功率MOS技術的迅速發展,功率半導體的應用范圍已從傳統的工業控制擴展到4C產業(計算機、通信、消費類電子產品和汽車電子),滲透到國民經濟與國防建設的各個領域。

功率半導體器件是進行電能處理的半導體產品。在可預見的將來,電能將一直是人類消耗的最大能源,從手機、電視、洗衣機、到高速列車,均離不開電能。無論是水電、核電、火電還是風電,甚至各種電池提供的化學電能,大部分均無法直接使用,75%以上的電能應用需由功率半導體進行變換以后才能供設備使用。每個電子產品均離不開功率半導體器件。使用功率半導體的目的是使用電能更高效、更節能、更環保并給使用者提供更多的方便。如通過變頻來調速,使變頻空調在節能70%的同時,更安靜、讓人更舒適。手機的功能越來越多,同時更加輕巧,很大程度上得益于超大規模集成電路的發展和功率半導體的進步。同時,人們希望一次充電后有更長的使用時間,在電池沒有革命性進步以前,需要更高性能的功率半導體器件進行高效的電源管理。正是由于功率半導體能將 ‘粗電’變為‘精電’,因此它是節能減排的基礎技術和核心技術。

隨著綠色環保在國際上的確立與推進,功率半導體的發展應用前景更加廣闊。據國際權威機構預測,2011年功率半導體在中國市場的銷售量將占全球的50%,接近200億美元。與微處理器、存儲器等數字集成半導體相比,功率半導體不追求特征尺寸的快速縮小,它的產品壽命周期可為幾年甚至十幾年。同時,功率半導體也不要求最先進的生產工藝,其生產線成本遠低于Moore定律制約下的超大規模集成電路。因此,功率半導體非常適合我國的產業現狀以及我國能源緊張和構建和諧社會的國情。

目前,國內功率半導體高端產品與國際大公司相比還存在很大差距,高端器件的進口替代才剛剛開始。因此國內半導體企業在提升工藝水平的同時,應不斷提高國內功率半導體技術的創新力度和產品性能,以滿足高端市場的需求,促進功率半導體市場的健康發展以及國內電子信息產業的技術進步與產業升級。

2需求分析

消費電子、工業控制、照明等傳統領域市場需求的穩定增長,以及汽車電子產品逐漸增加,通信和電子玩具市場的火爆,都使功率半導體市場繼續保持穩步的增長速度。同時,高效節能、保護環境已成為當今全世界的共識,提高效率與減小待機功耗已成為消費電子與家電產品的兩個非常關鍵的指標。中國目前已經開始針對某些產品提出能效要求,對冰箱、空調、洗衣機等產品進行了能效標識,這些提高能效的要求又成為功率半導體迅速發展的另一個重要驅動力。

根據CCID的統計,從2004年到2008年,中國功率器件市場復合增長率達到17.0%,2008年中國功率器件市場規模達到828億元,在嚴重的金融危機下仍然同比增長7.8%,預計未來幾年的增長將保持在10%左右。隨著整機產品更加重視節能、高效,電源管理IC、功率驅動IC、MOSFET和IGBT仍是未來功率半導體市場中的發展亮點。

在政策方面,國家中長期重大發展規劃、重大科技專項、國家863計劃、973計劃、國家自然科學基金等都明確提出要加快集成電路、軟件、關鍵元器件等重點產業的發展,在國家剛剛出臺的“電子信息產業調整和振興規劃”中,強調著重從集成電路和新型元器件技術的基礎研究方面開展系統深入的研究,為我國信息產業的跨越式發展奠定堅實的理論和技術基礎。在國家中長期科學和技術發展規劃綱要(2006-2020年)中明確提出,功率器件及模塊技術、半導體功率器件技術、電力電子技術是未來5～15年15個重點領域發展的重點技術。在目前國家重大科技專項的“核心電子器件、高端通用芯片及基礎軟件產品”和“極大規模集成電路制造裝備及成套工藝”兩個專項中,也將大屏幕PDP驅動集成電路產業化、數字輔助功率集成技術研究、0.13微米SOI通用CMOS與高壓工藝開發與產業化等功率半導體相關課題列入支持計劃。在國家973計劃和國家自然科學基金重點和重大項目中,屬于功率半導體領域的寬禁帶半導體材料與器件的基礎研究一直是受到大力支持的研究方向。

總體而言,從功率半導體的市場需求和國家政策分析來看,我國功率半導體的發展呈現以下三個方面的趨勢:① 硅基功率器件以實現高端產品的產業化為發展目標;② 高壓集成工藝和功率IC以應用研究為主導方向;③ 第三代寬禁帶半導體功率器件、系統功率集成芯片PSoC以基礎研究為重點。

3功率半導體技術發展趨勢

四十多年來,半導體技術沿著“摩爾定律”的路線不斷縮小芯片特征尺寸。然而目前國際半導體技術已經發展到一個瓶頸:隨著線寬的越來越小,制造成本成指數上升;而且隨著線寬接近納米尺度,量子效應越來越明顯,同時芯片的泄漏電流也越來越大。因此半導體技術的發展必須考慮“后摩爾時代”問題,2005年國際半導體技術發展路線圖(The International Technology Roadmap for Semiconductors,ITRS)就提出了另外一條半導體技術發展路線,即“More than Moore-超摩爾定律”, 如圖1所示。

從路線圖可以清楚看到,未來半導體技術主要沿著“More Moore”與“More Than Moore”兩個維度的方向不斷發展,同時又交叉融合,最終以3D集成的形式得到價值優先的多功能集成系統。“More Moore”是指繼續遵循Moore定律,芯片特征尺寸不斷縮小(Scaling down),以滿足處理器和內存對增加性能/容量和降低價格的要求。這種縮小除了包括在晶圓水平和垂直方向上的幾何特征尺寸的繼續縮小,還包括與此關聯的三維結構改善等非幾何學工藝技術和新材料的運用等。而“More Than Moore”強調功能多樣化,更注重所做器件除了運算和存儲之外的新功能,如各種傳感功能、通訊功能、高壓功能等,以給最終用戶提供更多的附加價值。以價值優先和功能多樣化為目的的“More Than Moore”不強調縮小特征尺寸,但注重系統集成,在增加功能的同時,將系統組件級向更小型、更可靠的封裝級(SiP)或芯片級(SoC)轉移。日本Rohm公司提出的“Si+α”集成技術即是“More Than Moore”思想的一種實現方式,它是以硅材料為基礎的,跨領域(包括電子、光學、力學、熱學、生物、醫藥等等)的復合型集成技術,其核心理念是電性能(“Si”)與光、力、熱、磁、生化(“α”)性能的組合,包括:顯示器/發光體(LCD、EL、LD、LED)+LSI的組合感光體、(PD、CCD、CMOS傳感器)+LSI的形式、MEMS/生化(傳感器、傳動器)+LSI等的結合。

在功能多樣化的“More Than Moore”領域,功率半導體是其重要組成部分。雖然在不同應用領域,對功率半導體技術的要求有所不同,但從其發展趨勢來看,功率半導體技術的目標始終是提高功率集成密度,減少功率損耗。因此功率半導體技術研發的重點是圍繞提高效率、增加功能、減小體積,不斷發展新的器件理論和結構,促進各種新型器件的發明和應用。下面我們對功率半導體技術的功率半導體器件、功率集成電路和功率系統集成三個方面的發展趨勢進行梳理和分析。

1) 功率半導體(分立)器件

功率半導體(分立)器件國內也稱為電力電子器件,包括:功率二極管、功率MOSFET以及IGBT等。為了使現有功率半導體(分立)器件能適應市場需求的快速變化,需要大量融合超大規模集成電路制造工藝,不斷改進材料性能或開發新的應用材料、繼續優化完善結構設計、制造工藝和封裝技術等,提高器件功率集成密度,減少功率損耗。目前,國際上在功率半導體(分立)器件領域的熱點研究方向主要為器件新結構和器件新材料。

在器件新結構方面,超結(Super-Junction)概念的提出,打破了傳統功率MOS器件理論極限,即擊穿電壓與比導通電阻2.5次方關系,被國際上譽為“功率MOS器件領域里程碑”。超結結構已經成為半導體功率器件發展的一個重要方向,目前國際上多家半導體廠商,如Infineon、IR、Toshiba等都在采用該技術生產低功耗MOS器件。對于IGBT器件,其功率損耗和結構發展如圖2所示。從圖中可以看到,基于薄片加工工藝的場阻(Field Stop)結構是高壓IGBT的主流工藝;相比于平面結結構(Planar),槽柵結構(Trench)IGBT能夠獲得更好的器件優值,同時通過IGBT的版圖和柵極優化,還可以進一步提高器件的抗雪崩能力、減小終端電容和抑制EMI特性。

功率半導體(分立)器件發展的另外一個重要方向是新材料技術,如以SiC和GaN為代表的第三代寬禁帶半導體材料。寬禁帶半導體材料具有禁帶寬度大、臨界擊穿電場強度高、飽和電子漂移速度高、抗輻射能力強等特點,是高壓、高溫、高頻、大功率應用場合下極為理想的半導體材料。寬禁帶半導體SiC和GaN功率器件技術是一項戰略性的高新技術,具有極其重要的軍用和民用價值,因此得到國內外眾多半導體公司和研究結構的廣泛關注和深入研究,成為國際上新材料、微電子和光電子領域的研究熱點。

2) 功率集成電路(PIC)

功率集成電路是指將高壓功率器件與信號處理系統及接口電路、保護電路、檢測診斷電路等集成在同一芯片的集成電路,又稱為智能功率集成電路(SPIC)。智能功率集成作為現代功率電子技術的核心技術之一,隨著微電子技術的發展,一方面向高壓高功率集成(包括基于單晶材料、外延材料和SOI材料的高壓集成技術)發展,同時也向集成更多的控制(包括時序邏輯、DSP及其固化算法等)和保護電路的高密度功率集成發展,以實現功能更強的智能控制能力。

3)功率系統集成

功率系統集成技術在向低功耗高密度功率集成技術發展的同時,也逐漸進入傳統SoC和CPU、DSP等領域。目前,SoC的低功耗問題已經成為制約其發展的瓶頸,研發新的功率集成技術是解決系統低功耗的重要途徑,同時,隨著線寬的進一步縮小,內核電壓降低,對電源系統提出了更高要求。為了在標準CMOS工藝下實現包括功率管理的低功耗SoC,功率管理單元需要借助數字輔助的手段,即數字輔助功率集成技術(Digitally Assisted Power Integration,DAPI)。DAPI技術是近幾年數字輔助模擬設計在功率集成方面的深化與應用,即采用更多數字的手段,輔助常規的模擬范疇的集成電路在更小線寬的先進工藝線上得到更好性能的電路。

4我國功率半導體發展現狀、

問題及發展建議

在中國半導體行業中,功率半導體器件的作用長期以來都沒有引起人們足夠的重視,發展速度滯后于大規模集成電路。國內功率半導體器件廠商的主要產品還是以硅基二極管、三極管和晶閘管為主,目前國際功率半導體器件的主流產品功率MOS器件只是近年才有所涉及,且最先進的超結低功耗功率MOS尚無法生產,另一主流產品IGBT尚處于研發階段。寬禁帶半導體器件主要以微波功率器件(SiC MESFET和GaN HEMT)為主,尚未有針對市場應用的寬禁帶半導體功率器件(電力電子器件)的產品研發。目前市場熱點的高壓BCD集成技術雖然引起了從功率半導體器件IDM廠家到集成電路代工廠的高度關注,但目前尚未有成熟穩定的高壓BCD工藝平臺可供高性能智能功率集成電路的批量生產。

由于高性能功率半導體器件技術含量高,制造難度大,目前國內生產技術與國外先進水平存在較大差距,很多中高端功率半導體器件必須依賴進口。技術差距主要表現在:(1)產品落后。國外以功率MOS為代表的新型功率半導體器件已經占據主要市場,而國內功率器件生產還以傳統雙極器件為主,功率MOS以平面工藝的VDMOS為主,缺乏高元胞密度、低功耗、高器件優值的功率MOS器件產品,國際上熱門的以超結(Super junction)為基礎的低功耗MOS器件國內尚處于研發階段;IGBT只能研發基于穿通型PT工藝的600V產品或者NPT型1200V低端產品,遠遠落后于國際水平。(2)工藝技術水平較低。功率半導體分立器件的生產,國內大部分廠商仍采用IDM方式,采用自身微米級工藝線,主流技術水平和國際水平相差至少2代以上,產品以中低端為主。但近年來隨著集成電路的迅速發展,國內半導體工藝條件已大大改善,已擁有進行一些高端產品如槽柵功率MOS、IGBT甚至超結器件的生產能力。(3)高端人才資源匱乏,尤其是高端設計人才和工藝開發人才非常缺乏。現有研發人員的設計水平有待提高,特別是具有國際化視野的高端設計人才非常缺乏。(4)國內市場前十大廠商中無一本土廠商,半導體功率器件產業仍處在國際產業鏈分工的中低端,對于附加值高的產品如IGBT、AC-DC功率集成電路,現階段國內僅有封裝能力,不但附加值極低,還形成了持續的技術依賴。

筆者認為,功率半導體是最適合中國發展的半導體產業,相對于超大規模集成電路而言,其資金投入較低,產品周期較長,市場關聯度更高,且還沒有形成如英特爾和三星那樣的壟斷企業。但中國功率半導體的發展必須改變目前封裝強于芯片、芯片強于設計的局面,應大力發展設計技術,以市場帶動設計、以設計促進芯片,以芯片壯大產業。

功率半導體芯片不同于以數字集成電路為基礎的超大規模集成電路,功率半導體芯片屬于模擬器件的范疇。功率器件和功率集成電路的設計與工藝制造密切相關,因此國際上著名的功率器件和功率集成電路提供商均屬于IDM企業。但隨著代工線的迅速發展,國內如華虹NEC、成芯8英寸線、無錫華潤上華6英寸線均提供功率半導體器件的代工服務,并正積極開發高壓功率集成電路制造平臺。功率半導體生產企業也應借鑒集成電路設計公司的成功經驗,成立獨立的功率半導體器件設計公司,充分利用代工線先進的制造手段,依托自身的銷售網絡,生產高附加值的高端功率半導體器件產品。

設計弱于芯片的局面起源于設計力量的薄弱。雖然國內一些功率半導體生產企業新近建設了6英寸功率半導體器件生產線,但生產能力還遠未達到設計要求。筆者認為其中的關鍵是技術人員特別是具有國際視野和豐富生產經驗的高級人才的不足。企業應加強技術人才的培養與引進,積極開展產學研協作,以雄厚的技術實力支撐企業的發展。

我國功率半導體行業的發展最終還應依靠功率半導體IDM企業,在目前自身生產條件落后于國際先進水平的狀況下,IDM企業不能局限于自身產品線的生產能力,應充分依托國內功率半導體器件龐大的市場空間,用技術去開拓市場,逐漸從替代產品向產品創新、牽引整機發展轉變;大力發展設計能力,一方面依靠自身工藝線進行生產,加強技術改造和具有自身工藝特色的產品創新,另一方面借用先進代工線的生產能力,壯大自身產品線,加速企業發展。

5結束語

總之,功率半導體技術自新型功率MOS器件問世以來得到長足進展,已深入到工業生產與人民生活的各個方面。與國外相比,我國在功率半導體技術方面的研究存在著一定差距,但同時日益走向成熟。總體而言,功率半導體的趨勢正朝著提高效率、多功能、集成化以及智能化、系統化方向發展;伴隨制造技術已進入深亞微米時代,新結構、新工藝硅基功率器件正不斷出現并逼近硅材料的理論極限,以SiC和GaN為代表的寬禁帶半導體器件也正不斷走向成熟。

我國擁有國際上最大的功率半導體市場,擁有迅速發展的半導體代工線,擁有國際上最大規模的人才培養能力,但中國功率半導體的發展必須改變目前封裝強于芯片、芯片強于設計的局面。功率半導體行業應加強技術力量的引進和培養,大力發展設計技術,以市場帶動設計、以設計促進芯片,以芯片壯大產業。

第3篇：集成電路研究方向范文

關鍵詞：摩爾定律；晶體管；電子信息產業

中圖分類號：TN-9 文獻標志碼：A 文章編號：1674-9324（2014）23-0170-02

一、引言

摩爾定律是由英特爾（Intel）創始人之一戈登?摩爾（Gordon Moore）在搜集1959年至1965年集成電路上晶體管數量的數據的基礎上，于1965年4月提出的[1]。即當價格不變時，集成電路上可容納的晶體管數目，約每隔18個月便會增加一倍，性能也將提升一倍。戈登?摩爾提出摩爾定律后的幾年內，世界多數半導體公司按照這個定律制定了產品更新策略。1969年，摩爾和朋友建立英特爾公司并制定電子信息產業標準。此后，英特爾公司生產的大量產品都驗證了摩爾定律的準確性。直到目前，全球仍有多數知名半導體制造公司一直遵循摩爾定律進行產品生產，如英特爾、高通、AMD、ST等[2]。

摩爾定律核心是不斷增加的晶體管的數目，以及更強大的性能和更高的集成度，這也會帶來一系列問題，如設計者需要使用各種方法來解決高溫問題[3]。但這卻能促進制作工藝的提升和集成電路中晶體管數目的增加。一方面，更強大的性能來源于更多晶體管數目；另一方面，制作工藝的更新也促進性能的提升。很多制造集成電路的工藝被英特爾公司使用，比如180nm，90nm，65nm，45nm，32nm等，來也將有14nm和10nm[4]。其他半導體制造公司也有各自的制作工藝，如臺積電公司等。

基于以上問題和相關介紹，從1965年起，幾乎所有的半導體廠商都遵循了摩爾定律。每一次進步都使得集成電路上能容納更多的晶體管，并且帶來更低廉的價格。然而，在摩爾定律提出的40年以來，也出現了一些問題，一度讓人們懷疑摩爾定律是否會被終結[5-6]。但是摩爾定律一直發展到了今天，在未來幾年內也會一直有效。

二、摩爾定律與晶體管數目

1.晶體管數目增加的影響。摩爾定律的經典結論是，當價格不變時，集成電路上可容納的晶體管數目，約每隔18個月增加一倍，性能也提升一倍。不斷增加的晶體管數量意味著更強大的性能，包括更多的功能和更快的運行速度。集成電路功能可以不斷提升。例如，原來的8051單片機沒有集成片上模數轉換，而現在的單片機如集成Cortex-M3內核的STM32內部集成了模數轉換模塊。這些模塊的增加給工程設計帶來很多便利，在印刷電路板上不再需要額外的集成電路，并且可以提高傳感器的精確度，在AMD的Tahiti XT中集成了4，312，711，873個三極管[7]。最近幾年，提出了一個新的概念――片上系統（Soc）。片上系統的集成電路可以擁有更強大的系統功能、更低廉的價格以及更低的耗電量和更小的供電電壓。同時，更多的晶體管意味著更快的運行速度。目前最大的個人CPU I7-3970X擁有22.7億個晶體管[8]，而上一代最大的個人CPU I7-990X擁有10.17億個晶體管[9]。目前最大個人電腦的核心部件如表1所示。

2.晶體管數目對溫度的影響。工程設計人員希望通過增加單位面積里晶體管的數量來提高性能，并希望通過更先進的制造工藝來控制溫度。所以新型集成電路的溫度并不會比之前集成電路的低。如今，設計者也可以使用其他途徑來解決溫度問題。多數電腦使用風扇或者水冷，甚至液氮來冷卻。為了更有效率地對集成電路進行冷卻，冷卻技術需要不斷地進行改進和提高。現今集成電路冷卻業是一個大產業并且不斷發展，世界上有很多專注于此的公司。

三、摩爾定律與價格

當價格不變時，集成電路上可容納的晶體管數目，約每隔18個月增加一倍，性能也將提升一倍。因為集成電路的價格主要來源于制作工藝提升的費用，更先進的制作設備需要更先進的生產技術和工廠來支持，而集成電路原料的價格可以忽略。英特爾公司在設計集成電路之外，也建立了先進的工廠來保證制造工藝。建造工廠需要花費大量的物理與財力，所以需要通過增加產品的數量并增加工廠的工作年限來減少生產集成電路的平均費用。臺積電是一個非常著名的集成電路制造代工公司，它使用了另一種方法來減少生產集成電路的平均費用。NVDIA，AMD，Qualcomm以及一些其他的集成電路設計公司都是臺積電的客戶。通過幫助大量的集成電路設計公司生產集成電路，臺積電可以生產出大量的產品來提供建設廠房所需要的花費。第一臺計算機是為了計算炮彈彈道而生產的，所以擁有足夠的軍費支持。而工業中費用的問題不能忽視，所以集成電路變得越來越廉價，嵌入式系統也被運用在工業控制中。因為嵌入式系統低廉的價格，除了工業控制之外，其他很多領域也在使用單集成電路微處理器。例如智能家居、智能手機、無人飛機等等。在各個領域中廣泛運用的電子設備是使我們的生活能變得更智能更現代的原因之一。在摩爾提出摩爾定律的1965年，這些智能化生活都是不可想象的。

四、摩爾定律未來發展趨勢

1965年提出的摩爾定律對世界來說是一個重大事件。而現在，我們將怎樣評價它48年來對世界的影響？不管怎樣，摩爾定律巨大的影響是不可否認的。在摩爾的眼里，摩爾定律所揭示的速度是不可能永遠持續下去的[3]。一些文章認為摩爾定律將會因為漏電流和高溫被終結[5]。一些其他的觀點則認為導致摩爾定律終結的原因是制造商不能收回研發和建造工廠的巨大成本[6]。一個半導體工業協會出版的名為“未來技術發展藍圖”的文件指出，10nm級的工藝是關鍵，因為以往的機械制作工藝將不能達到其制造的所需要求[6]。關于摩爾定律的繼續發展和未來影響，我們有以下看法。

第一，首先是制造工藝上的一些問題。依照目前的發展趨勢，有兩個方面的問題越來越明顯，就是關于漏電流和高溫。這些問題需要通過制造工藝的進步來解決。摩爾曾經指出漏電流將會限制摩爾定律發展，當晶體管的尺寸不斷減小，漏電流的影響將使得功耗增大。如果設計者不斷減小晶體管的尺寸，電流將變得越來越大并燒毀晶體管。

得益于3D晶體管技術，這個由于漏電流產生的問題暫時得到了解決，集成電路還可以工作在更低的驅動電壓下。關于溫度，由于更先進的制造工藝，在保持同樣晶體管數量和性能下，新型號的集成電路的溫度總會低于舊型號的集成電路。在奔騰4時代，英特爾不能很好地解決高溫的問題。但得益于多核技術，英特爾推出了名為酷睿的產品來解決這個問題。現在，很多移動平臺集成電路供應商都使用多核技術來解決高溫的問題。同時，為了控制功耗在100W以下，一個叫ARM的著名集成電路公司推出了一個名為big.little的新異構計算解決方案，這個架構將功耗高、性能強的處理器，與功耗低、性能弱的處理器封裝在一起。并希望借此能提高處理器的效率，產生能達到高性能但功耗低的處理器。

各種新出現的技術問題將導致發展放緩。首先在于集成電路的制造方面，比如當集成電路達到10nm數量級時，光學加工手段將會取代機械加工手段。英特爾使用疝燈產生的遠紫外線來雕刻集成電路，IBM使用X光，這將可能解決工藝尺寸的問題，比如制造14nm尺寸的芯片。如果新的制造手段將被發現，將繼續提高集成電路性能。再看看其他方面的限制，比如耗電問題。目前芯片性能的進步很快，但同時也會增加耗電量。這些都可能是集成電路發展的一個不可逾越的瓶頸，導致摩爾定律不再適用，電子信息產業不再迅速發展。

而對于工藝的更新速度，可以參考英特爾的策略，根據英特爾提出的“Tick-Tock”戰略，在接下來的一年，將會有7nm和5nm制作工藝的集成電路推出。當“Tick”年來到，集成電路的制程將會更新；而“Tock”年到來時，集成電路的微處理器架構將會更新[9]。

第二，財務因素是每個公司發展的決定性因素。一些專家認為公司無法負擔起建設新廠房所需要的大量資金。新的集成電路所帶來的利潤不足以讓公司支付這些費用并盈利，集成電路的更新速度將會放緩。目前，英特爾正在以色列建設10nm生產工藝的工廠。在電子信息產業發展早期，硬件能力的增長跟不上軟件需求發展的速度（軟件設計總是需要更高性能的硬件），所以對硬件的性能提升有很大的需求，每次硬件的增長都被快速地應用在軟件上。而現在軟件的復雜性增長已經趨于平緩，而不是繼續高速復雜化。比如新一代的Windows 8操作系統對硬件的要求甚至低于老一代操作系統Windows 7[8]。一直致力于提高芯片性能的英特爾也推出了功耗更低和超低電壓CPU，由英特爾極力推廣的超極本逐漸成為了未來筆記本的發展方向。另一方面因為大多數用戶并不需要如此強勁的性能，而更加看重用戶體驗，加上購買高性能處理器的花費太高，導致技術進步的速度受到限制。比如只有少部分中國人使用昂貴的I7處理器。如果不能有效地控制成本，并且沒有大量的市場需求，集成電路性能提高的速度將大大放緩。

第三，全新的制造材料將改變集成電路的發展方向。在晶體管發明以前，沒有人能預料到今天電子信息產業的繁榮。也許我們能使用新的材料或者技術來改變現狀。我們可以考慮使用其他的半導體元素代替硅元素制作晶體管，比如元素周期表上第三和第五族的元素。利用它們不同的屬性，提高芯片的性能。但這可能僅僅是權宜之計，因為它們可能也會遇到與硅元素相同的問題。石墨烯也是一個很有希望的晶體管材料。但是它也有很多問題，比如沒有足夠的帶隙，人們對它的了解也不足夠充分。這些材料和技術目前都處于探索之中，未來也許也會有新技術出現，并帶來革命性的改變。如果將來的某個發明，改變了集成電路性能提升的方式，或者產生了新的計算機技術，取代了現有的集成電路工作原理，那么摩爾定律可能將不再適用。

五、結論

由本文的研究分析可以得出，目前集成電路的發展還會遵循摩爾定律，并伴隨電子信息產業的飛速發展。而若干年以后，集成電路和電子信息產業的發展速度將會放緩。此外，集成電路性能提升的方式也可能會發生改變。

目前，電子信息產業發展飛速，如同大多數工業產業一樣，由剛剛興起時的發展困難到隨后的一個高速發展時期，然后又逐漸趨向平穩。在電子信息產業中，這種現象可能出現在五年后，也可能在十年或者二十年以后。但這一天一定會到來，沒有人可以打破這個基本的自然規律。在未來幾年內，摩爾定律還將適用，電子信息產業仍將快速蓬勃發展。在未來的某天，摩爾定律將失去它的價值，電子信息產業也將會以其他的形式和方向繼續發展。

參考文獻：

[1]Nam Sung Kim，Leakage current：Moore’s Law Meets Static Power[J].the IEEE Computer Society. December 2003：68-75.

[2]陶然.守望摩爾定律[J].電子產品世界，2010，（6）：2-4.

[3]沈建苗.摩爾定律是否有未來[J].微電腦世界.2011，（9）：12-15.

[4]Desktop 3rd Generation Intel Core Processor Family，Desktop Intel Pentium Processor Family，and Desktop Intel Celeron Processor Family[EB].http：///content/dam/www/public/us/en/documents/datasheets/3rd-gen-core-desktop-vol-2-datasheet.pdf，January 2013.

[5]齊書陽.摩爾定律會終結嗎[J].電腦愛好者，2013，（8）.

[6]趙佶.摩爾定律何時會失效[J].半導體信息，2012，（5）：4-8.

[7]Mike Mantor. White Paper|AMD GRAPHICS CORES NEXT （GCN） ARCHITECTURE[EB].http：///cn/Documents/GCN_Architecture_whitepaper.pdf，August，28，2012.

[8]Intel Core i7-900 Desktop Processor Extreme Edition Series and Intel Core i7-900 Desktop Processor Series on 32-nm Process[EB]. http：///content/dam/www/public/us/en/documents/datasheets/core-i7-900-ee-and-desktop-processor-series-datasheet-vol-1.pdf，February，2010.

第4篇：集成電路研究方向范文

【關鍵詞】計算機技術；技術創新；創新原因

一、電子計算機發展中的突破性進展及其技術原因

由于現代社會對于復雜計算量任務的需求日益增加，人們迫切需要一種能夠進行精確計算的電子設備，于是電子計算機應運而生，在隨后的幾年中，電子計算機技術得到了更加迅速的發展，并取得了很多里程碑式的突破，其主要表現和原因如下：

（一）晶體管技術與晶體管計算機的發明

在第二次世界大戰以前，貝爾實驗室的科研人員發現了一種能夠使得微弱電流少量的變化，能夠對另外的電流產生很大影響的材料，人們稱之為“晶體管”；后來，人們逐漸發展晶體管在工作上不僅能夠替代原有部件的作用，而且能夠更好地提高計算機的性能，于是一些科研人員開始研究以晶體管計算機代替原有的電子管計算機，并確立了讀寫方便的二進制，同時人們從中得到啟發，發明小型的供個人使用的計算機將會成為未來計算機的發展方向之一。采用晶體管作為主要部件的計算機被成為“第二代電子計算機”，并在隨后的時期被廣泛地運用，同時為以后的發展提供了契機。

（二）集成電路與PC機時代的到來

通過在發明晶體管計算機中的啟發，通過當時的科學技術人們已經能夠將晶體管、二極管和電阻等一些元部件和電路連線在一塊集成電路板上，與普通的電子電路相比，集成電路具有體積小、重量輕、易攜帶、功耗低等優點，而且其可靠性也在逐步提高。后來，人們逐漸認識到集成電路的好處，并將集成電路運用到電子計算機的技術中來，同時將集成電路進行規模化生產，不僅促進了電子計算機的發展，而且使得計算機的成本降低，為未來計算機的普及奠定了良好的基礎。

集成電路的發展不僅推動了電子計算機技術的發展，而且為PC時代的到來開辟了道路，隨著集成電路被廣泛的應用到電子計算機中，IBM公司首先建立了自己的集成電路工廠，并且在不斷的摸索中，終于制造出了以集成電路為基礎的電子計算機，從而使得計算機的發展到了第三時期。

（三）微處理芯片與英特爾系列

微處理器與集成電路和晶體管并稱為計算機發展過程中的三大發明，可見微處理器對于計算機發展的推動力是不可或缺的，這三項發明分別使得電子計算機進入了新的時代。

當時微處理器的發明人員認為可以將復雜的芯片設計方案更加簡潔化，在這一啟發下，計算機的芯片主要是由只讀存儲器、隨機存取器和輸入輸出接口和中央處理器組成，在這一結構的啟發下，研發人員開始投入到微處理器的試運行過程中。

微處理器最終成功地研發并投入生產，使得整個計算機產業向著更加微型化的方向發展，尤其是在PC機領域，微處理器的產生，使得很多設想成為可能。

二、影響現代計算機技術創新的科學技術因素

科學家認為，電子計算機的集成度已經到達一個瓶頸時期，在集成電路板上如果再放置具有更強計算能力的部件，容易使得芯片散熱不好，從而影響計算機的使用壽命。但是，人們對于電子計算機的要求卻在不斷提高，這一矛盾就導致了科學家開始尋找其他的路徑來不斷推進現代計算機的技術創新，主要包括以下幾點：

（一）人工智能技術的發展

隨著計算機功能和計算性能的進一步提高，人們開始思考能否讓計算機模擬人類的思考和解決問題的模式，從而變得更加智能化，使得能夠進一步解放人類勞動。目前為止，計算機技術在人工智能的領域已經取得了重大的成就，例如：一些專家系統已經能夠利用已有的知識幫助人們解決問題，另外一些語音識別技術能夠解放人們的雙手，通過聲音的錄入就能夠生成文字等等，這些技術雖然能夠在一定程度上，使得電子計算機模擬人腦的行為，但是還遠遠無法跟人類的智能相媲美，因此在人工智能的道路上，我們還需要更多的研究和突破。

（二）量子力學的研究推動著量子計算機的發展

當人們認識到傳統的綜合性應用的計算機的發展已經到達一個瓶頸時期的時候，人們開始探索能否將計算機向著專用的方向發展，例如：人們可以利用量子計算機進行量子計算，但是從傳統的綜合性應用的計算機到量子計算機的改造是一項復雜的過程，這一過程中必須要攻克以下幾個難題，例如：去相干的問題和糾錯的問題等等，隨著科學技術的發展，人們發明了量子計算機并且使得它的應用走向成熟，目前，對于量子力學的不斷研究為量子計算機的發展提供了堅實的基礎，成為未來電子計算機發展的新方向。

（三）光學為光子計算機的研究提供可能

光學的概念來自于愛因斯坦對于光學的研究，他在研究中發現與電子相比，光具有以下特點：光子的分辨率比較高；光子的速度更加快；光子的這些特點使得其未來具有更廣闊的應用前景。而對于光學的研究，例如：激光、光纖、光存儲和光顯示等等，以及光學與光電子學的結合，標志著現代光學的誕生，這些技術的發展都有力地推動了光子計算機的發展。

作為一種全新的計算機，光子計算機是以光子作為信息的載體，而且能夠進行光運算的新型計算機；在光學研究的基礎上，目前光子計算機能夠“與”、“或”、“非”三種基本的運算，同時還支持加法的運算等等，雖然目前光子計算機還沒有正式的誕生，但是人們已經逐漸認識到其優勢，也成為計算機未來發展的方向之一。

（四）DNA分子邏輯門奠定了DNA計算機發展的基礎

DNA計算機是計算機科學與分子生物學相結合的產物，從此計算機的發展又開辟了一個新的領域。DNA分子具有較高的存儲能力和強大的并行運算能力，所以DNA計算能夠解決一些復雜的問題。DNA計算機的出現能夠使得計算機的應用場合進入到人體內甚至細胞內，可以作為一種監控機制，發現DNA的變化等等，而且還能夠合成一些藥物，用來治療人體的疑難雜癥等等，具有非常廣闊的應用前景，但是，目前DNA計算機的還處于研究過程中，完成對其真正的應用尚需時日。

（五）納米技術的出現使得納米計算機成為研究熱潮

隨著國際上對于納米技術的研究，一些納米材料正式誕生，使得全世界投入到了一股研究納米技術的熱潮中。同樣，人們開始思考利用納米計算機來實現一些傳統計算機一些更加強大的功能，例如：可以利用納米技術制作一些縮微計算機元件，而且這種納米計算機一旦研究成功就有可能消耗很少的資源，在性能上也將獲得更大的提高。目前，建造一個芯片生產工廠耗資巨大，使得很多廠商都不堪重負，但是如果利用納米技術來制造和生產計算機的芯片，工廠的占地面積和所需資源等等都將大大降低。

三、影響現代計算機技術創新的社會因素

通過以上的分析和論述可知，在計算機的發展過程中，很多技術的研究為計算機的誕生和發展提供了契機，使得現代計算機朝著很多方向進行發展。但是，影響現代計算機技術創新的因素遠遠不止科學技術因素，還與社會因素密不可分，影響現代計算機技術創新的社會因素主要有以下幾點：

（一）國家需求對于計算機技術的發展要求

隨著目前世界上各個國家都處速發展時期，一些工程項目的數據和計算復雜程度逐步增加，采用傳統的計算機已經無法滿足這些需求。因此，必須要對計算機技術進行創新。例如：目前的加密技術正在逐步提高，密文在目前的計算量來講是無法破譯的，但是隨著超級計算機性能的提高，運算速度的加快等等，密碼必須進行更嚴密的運算，這就需要超級計算機來進行。超級計算機能夠使得運算速度得到很大提高，可以在國防安全和信息安全等方面起著重要的作用。

（二）人們對于計算機的需求也是創新因素之一

目前，隨著科學技術的發展，計算機已經被普遍地推廣和應用，人們對于計算機的需求也在不斷上升，這也成為計算機技術創新的重要因素之一，主要表現在以下幾點：第一，體積微型化，為了能夠打破時間和空間對于計算機使用的限制，人們需要一種能夠便于攜帶的、體積更小、續航能力更強的計算機，這就促使著計算機技術向著更加完善的方向發展；第二，功能全面化，人們對于計算機的需求也向著功能更加全面的方向發展，希望能夠利用一臺計算機進行工作、學習和娛樂等等，所以現代的計算機也正在向著功能更加全面的方向發展著。

四、面對計算機技術創新的幾點建議

人們的生活每時每刻都在變動，計算機技術的創新也無時無刻不在發展，面對日新月異的計算機技術創新，主要有以下幾點建議：

第一，準確把握需求，一項新技術的產生肯定有一定的需求因素為推動力，明確需求才能更好地研究出符合相關需求的計算機技術。

第二，計算機技術有著眾多的研究領域，每個研究領域都可能為計算機技術的創新提供啟發，所以在通用計算機的基礎上研究一些針對專業領域的計算機技術也非常重要，從而能夠更好地促進計算機技術的創新。

第三，計算機在給人們帶來方便的同時，也存在著很多隱患，例如：病毒、網絡攻擊、信息竊取和輻射等問題，不僅影響著人們的健康，而且還威脅著國家的安全，因此我們在致力于計算機技術的創新過程中，也需要考慮計算機帶來的負面影響。

第四，信息時代的到來，為計算機技術的發展提供了另一個契機，隨著人們逐漸認識到信息的重要性，人們開始利用計算機進行溝通和交流，所以計算機的攜帶、功耗、續航以及成本等問題也成為計算機技術創新過程中需要考慮的重要因素。

第五，由于目前計算機已經被廣泛地運用到各個領域，所以計算機技術的發展不僅僅需要本領域相關知識的支持，而且還需要其他領域知識的配合，在此過程中需要研發和技術人員對于相關領域的技術有著深入的了解，才能夠真正制造出跨領域發展的計算機。

參考文獻：

[1]李乃勝.當代科學技術發展前沿[M].青島：中國海洋大學出版社，2004年1月出版.

[2]楊華.未來計算機的發展趨勢展望[J].黑龍江科技信息，2007年7月.

[3]高文.計算機技術發展的歷史、現狀與趨勢[J].中國科學基金，2002年1月.

[4]侯躍武.計算機基礎與實訓教材系列：電腦入門實用教程[M].清華大學出版社，2009年5月出版.

第5篇：集成電路研究方向范文

硅通孔技術（TSV）是三維集成電路設計關鍵技術之一，本文從其制備、應用于系統中的性能參數及其意義、具體設計主要思路三個方面，對TSV在三維集成電路設計中的基礎概況進行分析探討。

【關鍵詞】硅通孔技術 三維集成電路 設計原則

三維集成電路是指多層面構建集成電路，可進一步擴展布局空間，減少線路相互之間的干擾，解決信號擁堵問題，擴大頻寬，降低功耗，最終提高系統性能。3D封裝是三維集成電路關鍵技術，主要包括裸片堆疊封裝、疊層封裝與封裝內堆疊三種具體實現形式，各有優劣。貫穿硅通孔技術（TSV）是一種系統級架構技術，可實現層級間裸片互聯，是目前最先進、應用最廣泛的互聯方式之一。本次研究就基于硅通孔技術的三維集成電路基本設計進行概述與分析。

1 TSV制備

TSV制備工藝據通孔制作工藝順序可分為先通孔與后通孔兩種，先通孔是指在制備IC時同時通孔，后者是指在制備IC后通孔。

前通孔主要特征包括：（1）工藝在CMOS或BEOL制備前應用；（2）在元件設計階段即介入應用；（3）需嚴格的CD控制；（4）通孔寬度為5-20μm；（5）深寬比AR3：1-10：1。而后通孔主要特征為：（1）工藝在BEOL或TSV鍵合（Bonding）制備后應用；（2）在設計階段后期介入；（3）CD控制較寬松；（4）通孔寬度20-50μm；（5）深寬比AR3：1-15：1。

通孔刻蝕技術是TSV技術的核心，強調通孔尺寸一致性，無殘渣，形成需達到一定速度，規格設計具有一定靈活性，目前僅有IBM及其部分代工廠掌握該核心技術。通孔刻蝕技術主要可分為博世工藝技術、激光刻蝕技術，兩者各有優劣。博士工藝孔徑大小、數目、深度無特殊要求，但孔徑側面較粗糙，材料成本高，需要光刻。激光刻蝕僅適用于>10μm孔徑通孔，孔徑數目也受吞吐量影響，但通孔側壁表明光滑，耗材低，無需光刻。

通孔后，TSV需進行填充，涉及通孔絕緣、淀積與電鍍多個工藝步驟，使用材料包括硅烷、正硅酸丁酯等。填充時需要考慮填充絕緣、沉積溫度等多個方面因素，一個細節的疏忽都可能影響通孔性能，進而影響系統穩定性與功效。目前，主要填充技術包括濺射沉積、均勻淀積，但考慮到成本因素，電鍍銅是目前應用最廣泛的硅通孔填充方式。

最后為實現晶體TSV互聯，需應用TSV鍵合技術，目前最常用的鍵合技術包括金屬-金屬鍵合、氧化物共熔鍵合與高分子黏結鍵合。三種鍵合技術各有優劣，應用均十分廣泛，但均只適用于滿足電學特性的光滑鍵合表面，不能進行機械表面與電學特性表面鍵合，金屬-金屬鍵合有望打破這種限制。

2 反映TSV性能的參數及其意義

2.1 互聯延時

全局互聯普遍被認為是集成系統性能提升的設計瓶頸，全局互聯產生的連線延時決定系統時鐘頻率與速度傳輸限，創造一種更有效的互聯策略已成為當今電路設計中研究熱點。緩沖器插入式目前應用最廣泛的一種縮短全局互聯延時的設計，使用靈活，有助于減少硅通孔數目與集成密度，進而降低互聯延時效應，提高系統性能，降低誤差。

2.2 互聯功耗

互聯功耗與系統電路規模與集成密度有關，目前，互聯電容已取代門電路成為片上功耗與動態功耗主導因素，插入緩沖器后功耗與全局互聯規模有關。應用硅通孔三維互聯構架，可減少互聯需要，但卻需要更多的緩沖器，增加片上功耗，在設計PSV時，需充分考慮PSV功耗。

3 TSV三維集成具體設計主要思路

3.1 阻抗特性差異

三維集成雖然可緩解不同材料、工藝差異所產生的串擾噪聲，降低混合技術同化復雜度與電路模塊電磁干擾，最終降低成本，提高效效能，但與此同時，三維設計也增加了阻抗差異。阻抗差異后是源層互聯固有缺陷，應用TSV技術互聯則增加了阻抗差異，進一步放大了這種缺陷。因此將TSV應用三維集成系統構架中，需綜合考慮阻抗差異，盡力減少阻抗差異對互聯信號的影響，避免信號發生反射或失真。

3.2 熱管理與優化

電路工作之中不可避免的發散熱量，熱效應已成為影響集成電路功效、元件可靠性的重要因素之一。三維集成技術增加了芯片物理層數，頂端物理層與散熱片距離顯著增加；三維集成技術縮短了物理尺寸，芯片功耗密度顯著增加，熱效應增加，芯片內溫度上升，可能造成元件性能下降，電遷移失敗，甚至可能造成物理損毀。應用TSV技術，可能影響整個芯片熱擴散效果、途徑，因此在設計TSV系統構架時，需對熱擴散進行預測，分析芯片內外溫度分布，并提出熱優化技術與策略，降低消熱阻。目前常采用的熱優化技術策略為減薄襯底厚度，降低散熱片等效熱阻，熱驅動優化，布局優化，熱通孔插入，等。

4 碳納米管TSV設計

碳納米管具有優良的電熱傳輸特性，平均自由程較長，耐高溫，是一種較理想的互聯材料，具有較大的發展潛力。碳納米管電流承載密度極限遠高于銅，電子遷移穩定，有助于克服承載不穩定性TSV技術這一固有缺陷。碳納米管具有一維導體特性，熱特性較高，熱傳導率極高，可達到3000～8000W/m-K，將碳納米管應用于TSV集成可極大的提高系統散熱能力。

5 小結

硅通孔技術是三維集成電路制造核心技術之一，其技術水平直接影響系統性能、穩定性。電路設計工作者，在應用TSV技術過程中，應盡量采用時下成熟的TSV制備技術，把握具體設計思路，從提升系統整體性能出發，提升設計水平。同時，應具有創新、探索精神，積極嘗試引入新材料、技術與理念，大膽嘗試，開闊設計思路，以探索更優的設計方案。

參考文獻

[1]X.ChuanL.Hong，R.Suaya and pact AC modeling and performance analysis of through silicon vias in 3-D ICs.IEEE Trans.Electron Devices，2010，57（12）：3405-3417.

[2]童志義.3D IC集成與硅通孔（TSV）互聯[J].電子工業專用設備，2009（27）：26-29.

[3]王高峰，趙文生.三維集成電路中的關鍵技術問題綜述[J].杭州電子科技大學學報，2014，34（2）：1-5.

作者簡介

祝竹（1983-），女，安徽省宣城市人。2006年畢業于合肥學院，電子信息工程專業。現為宣城職業技術學院電工與電子技術專業教師。研究方向為電工技術與汽車電子類。

第6篇：集成電路研究方向范文

【關鍵詞】電視機；故障；檢修

1.引言

隨著電子技術的飛速發展，電視機、手機等電子產品與我們生活息息相關。本文以電視機為例，分析電子產品常見故障檢修方法，通過案例講解，介紹了電視機常見故障排除方法。

2.電視機常見故障現象

（1）開機后或使用時，聽到“啪啪”的響聲，甚至有臭味，此時如不立即關機，則有可能損壞元件或使顯像管炸裂。這是電視機高壓部分在打火，使空氣的氧氣在電火花作用下生成少許臭氧。

（2）使用過程中電視機突然冒煙或有焦煙味，嚴重出現明火應立即切斷電源，清除周圍可然物品，用細沙或濕棉被，毛毯等紡織物包住電視機，以隔絕空氣流通，撲滅火苗，同時防止因燃燒而引起顯像管爆炸傷人。但嚴禁用水滅火，以免顯像管驟冷爆裂。

（3）電視機亮度突然變暗，整幅畫面縮小，這是電源故障所致，要及時關機，以免故障擴大。

（4）開機后，屏幕上出現不規則的黑點或黑線，較長時間地跳動，可將頻道選擇鈕撥到空擋觀察，如仍不消失，應立即關機。

3.故障分析步驟

（1）切斷電源，打開電視機后蓋，切勿碰高壓嘴部分，從電源線開始檢查，觀察整體電路，看看有沒有異常現象，比如電阻燒斷或電路板線條燒斷等現象；

（2）若無明顯外部故障，通電，根據電視機的光、像、色、聲幾方面的情況，確認故障現象，從故障現象推斷故障所在的范圍；

（3）通過檢查和分析確定故障部位；

（4）運用各種測試手段發現故障元件；

（5）用合格的元件更換故障元件或進行必要的調整來排除故障。

圖1-1 故障檢修流程圖

4.故障分析過程注意事項

（1）集成電路（IC）的引腳間距很小，測量時表棒容易發生短路，造成意外的損壞。在此特別提醒：檢測時，一是建議采用單手操作；二是不宜直接測集成塊引腳本身，而應測引腳外延的焊盤；三是表筆不宜過于傾斜，以防止短路；四是嚴禁帶電測電阻和焊接元件。

（2）在拆除顯像管高壓帽之前，-定要對顯像管的陽極殘留電壓進行放電。放電方法：關機后將顯像管高壓嘴串一個10k（2W）電阻，對顯像管玻璃外殼進行多次放電。放電時，應對顯像管地線放電，切不可在機內地線上打火放電，更不能用打火法來試驗有無高壓；否則，會引起集成電路（特別是解碼集成塊）的損壞。

（3）在發現開機斷保險絲時，未經查明原因，不急于換上保險絲通電（特別不能用比原來規格大的保險絲或金屬絲替代），否則，可能會使尚未損壞的元件（如電源調整管、行輸出管、基色輸出管等）燒壞。如果不通電無法發現故障，可用規格相同的保險絲換上去再試一下，此刻要掌握時機，觀察故障現象。最好先切斷電視機穩壓電源的負載，然后檢查穩壓電源。

（4）將底板平放在桌面時，要預先檢查底板下面是否有金屬物，以防止開機時時造成短路。不要帶電移動電路板。

（5）當掃描電路不正常，屏幕上呈現一條水平亮線或垂直亮線時，應將亮度關小后再進行檢查，以免燒傷屏幕。

（6）檢修時，不可盲目調試機內可調元件（如磁心、磁帽、可變電阻、電位器等），否則，會使那些本來無故障的電路工作失常。

（7）在通電檢查時，如發現冒煙、打火、焦臭味、異常過熱等現象，應立即關機檢查。

5.更換元件注意事項

（1）集成電路的更換

集成電路損壞后，一定要用同型號的更換。更換集成塊時，務必確定正確的插入方向，切不可將管腳插錯，必須在關閉電源之后進行，拆裝集成電路時，烙鐵外殼不可帶電以免損壞集成電路。

（2）晶體管的更換

更換晶體管最好用相同型號的管子，或者用晶體管對換表中所列功能相同的管子（但要注意管腳排列是否相同）。對于低頻管，其耐壓和β值應符合要求。對于高頻管，其耐壓和fT值應符合要求：對于功率管，其耐壓和功耗應符合要求；在更換中還要檢查絕緣用的云母薄片有無裂損，替換后再用萬用表檢查絕緣情況。

（3）線圈、變壓器的更換

因為各種電視機所用線圈、變壓器多數不盡相同，所以更換時應用與原機相同規格的線圈或變壓器。但換上同規格的線圈、變壓器后，需作適當的調整。若無成品更換而需自行制作時，則應該用同樣線徑，同樣長度的導線（有時就可用原來的導線），按同樣的工藝繞制和處理，以確保電感量相同，絕緣性能良好。應特別注意其引出頭位置應與原來相同。

（4）彩色顯像管的更換

彩色電視機通常采用自會聚彩色顯像管，其偏轉線圈是由廠家配套供應的，并已事先調整到最佳狀態。顯像管衰老或損壞了，需用同規格的顯像管連同偏轉線圈一起更換。如果只更換顯像管，則更換后需要進行色純度與會聚的嚴格校正。

6.檢修實例

（1）無光柵、無伴音、無彩色檢修

此故障一般是電源電路或行輸出電路有故障所致。檢修時，首先應檢查機內兩只熔斷器是否熔斷（可只觀檢查或用萬用表R1×1Ω擋測量）。0.5A熔斷器串接在電源變壓器的一次（初級）回路中，也可以在不打開電視機外殼的情況下，測出電源變壓器一次回路是否開路。其方法是：將萬用表至于R×10Ω擋，兩只表筆分別接電源插頭的兩端，然后接通電源的開關，正常時能測出幾百歐姆的電阻值，若測得阻值為無窮大，則是0.5A熔斷器熔斷、電源變壓器一次繞組開路、電源線斷線或電源開關損壞。

若0.5A熔斷器熔斷，則應檢查電源變壓器是否燒毀、整流器是否擊穿。若電源變壓器和整流器件正常，則是市電電壓不穩定（瞬間偏高）所致。若2A熔斷器熔斷，則是電源穩壓調整電路或負載電路有短路故障，應檢查是行輸出管、行輸出變壓器等負載電路短路還是行頻偏移使行掃描工作電流增大。

若熔斷器完好，則應測量穩壓電源的+12V輸出電壓是否正常。若+12V電壓為0V，則是電源調整管或復合放大管開路、復合放大管基極的偏置電阻器開路、穩壓二極管擊穿損壞等。若+12V電壓偏低，僅有3V～5V，則是整流電路或穩壓電路中有元器件損壞。

圖1-2 “三無”故障檢修流程圖

（2）有圖像、有伴音、無彩色故障檢修

有圖像、有伴音，表明信號通道中自高頻頭至中放部分是正常的，當然電源電路、伴音電路和掃描系統也是正常的。如果圖像質量和伴音質量都較差，無彩色的故障還有可能在公共通道（如天線接觸不良或通道增益下降等），如果圖像和伴音質量均較好，故障范圍可以鎖定在解碼電路或色度控制電路。

圖1-3 有圖像、有伴音、無彩色檢修流程圖

（3）無光柵、無圖像、有伴音故障檢修

圖1-4 無光柵、無圖像、有伴音故障檢修流程圖

有伴音，表明公共通道和電源電路正常。根據本機開關電源是采用行逆程脈沖反饋鎖定振蕩頻率的特點，可以基本判定行掃描電路也正常。

7.結束語

本文是作者長期維修經驗總結，僅供初學者和電子愛好者參考。

參考文獻

[1]趙妮娜主編.電子技能實訓[M].北京：機械工業出版社，2010，11.

[2]華容茂，閆軍主編.電工電子技術實習與課程設計[M].北京：電子工業出版社，2000，3.

第7篇：集成電路研究方向范文

關鍵詞：ARM；超聲波；傳感器；語音報警

中圖分類號：TN959.7

在空氣介質中，超聲波傳感器因其性能好，價格低廉、使用方便，在車輛自動導航系統、車輛安全行駛輔助系統中都有應用。倒車雷達是一種汽車泊車安全輔助裝置，該裝置能以聲音或距離顯示等直觀方式來提示駕駛員周圍的障礙物情況，方便駕駛員泊車和車輛的起停，并且幫助駕駛員克服視野死角和視線模糊的缺陷，從而提高了駕駛的安全性[1]。

目前，國內外都在研究如何利用汽車避撞技術來輔助汽車駕駛員對影響駕駛的人、車、路況進行實時的監控，當出現危機情況時，該系統將自動干涉駕駛員操作，輔助駕駛員進行相應的處理，避免汽車碰撞事故的發生。倒車雷達報警系統可以降低倒車難度，避免駕駛員因為方向感不強，而引起的事故，同時該系統對提高汽車智能化和最終實現汽車無人駕駛也有積極地意義[2]。

本文主要介紹了一種基于ARM的超聲波倒車雷達監測報警系統，具有高精度、微型化、并且有LCD顯示和語音報警功能的倒車雷達系統。

1 系統工作原理

2.1 超聲波發射電路設計

圖2為超聲波發射電路的電路圖，STM32F103VB的PD10端口輸出40ms脈沖波，該脈沖波經過單穩態觸發器進行升壓和脈寬控制，從而輸出周期為40ms，高電平寬度為160μs的方波。555振蕩器的置位脈沖就是該脈沖信號。超聲波發射電路主體是由555時基電路及元件構成的40kHz多諧振蕩電路，利用555定時產生40kHz的振蕩信號，然后由超生波發射器將電信號轉化成超聲波信號發射出七個脈沖串。超聲波在傳播過程中遇到反射物，反射物將超聲波反射到接收器，所以由式（1）可知，超聲波傳送的距離是測量距離的2倍。

2.2 超聲波接收電路設計

超聲波接收電路采用集成芯片CX20106搭建，如圖3所示。CX20106是一款紅外線檢波接收的專用芯片，通常于電視機紅外遙控接收器。因為紅外遙控常用的載波頻率38kHz與測距的超聲波頻率40kHz較為接近，所以可以利用它制作超聲波檢測接收電路。CX20106接收超生波具有很高的靈敏度和較強的抗干擾能力。為了改變接收電路的靈敏度和抗干擾能力，可以調整電容C，當無信號時，輸出高電平，當接收到回波信號后跳變為低電平。

2.3 語音提示電路

語音提示電路采用的是WT588D語音芯片，該款芯片是一款語音單片機芯片，其功能強大，并且可重復擦除燒寫的。同時具有功能多，音質好，應用范圍廣，性能穩定等特點，軟件界面操作簡潔易懂，并且撮合了語音組合技術，這樣就減少了語音的編輯時間。該芯片具有按鍵控制模式、MP3控制模式、并口控制模式、一線串口控制模式、三線串口控制模式、按鍵組合控制模式、I/O口擴展輸出模式。有220個可控制的語音地址，每個地址位里可以加載128段語音，只需要通過訪問地址就可實現語音播報，語音提示電路如圖4所示。圖中穩壓芯片KIA1117為WT588D提供3.3V電壓。本系統將語音分成10段錄入WT588D語音芯片中。

3 系統軟件設計

初始化語音播放模塊，給超聲波發送10微秒高電平啟動信號，開啟超聲波測距功能，計數器1清零，等待超聲波測量回波脈沖上升沿開啟計數器1，等待超聲波測量回波脈沖下降沿關閉計數器1，用計數值計算出距離，判斷是否處于0到4米的距離內（根據傳感器選取的測量范圍），并語音播報每次檢測到的距離，如果超出范圍播報“超出測量范圍”，判斷是否小于最小安全距離20厘米（注意：該數字可自行更改設定），如果小于最小安全距離語音警告5次“危險距離”。判斷執行完畢后，再次重新開啟超聲波傳感器進行測量。

4 結束語

系統利用超聲波在空氣中的傳播性，可以實時獲得超聲波在空氣中的傳播速度和傳播時間，然后利用距離等于時間和速度相乘的原理，設計了一款基于ARM的超聲波倒車雷達報警系統，通過語音播報和LCD顯示實時測得的汽車尾部與障礙物的距離來提醒司機。實際使用證明，本倒車雷達系統工作穩定可靠，可提高車輛運行的安全性。而且具有良好的性價比，因而具有較高的推廣價值。

參考文獻：

[1]王紅云.基于超聲波測距的倒車雷達系統設計[J].國外電子元器件，2008（08）：69-70.

[2]李家偉，王怡之.超聲波檢測[M].北京：機械工業出版社，2000.

[3]吳瓊，封維忠，馬文杰.汽車倒車雷達系統的設計與實現[J].現代電子技術，2009，32（09）：191-194.

[4]朱維杰，于湘珍.基于超聲波測距的自適應倒車雷達設計[J].汽車電器，2009（04）：15-17.

[5]楊振宇，李琳，陳文薌.一種微控制器的倒車雷達系統的設計[J].計算機測量與控制，2007，15（01）：68-70.

作者簡介：謝星（1985-），男，助理工程師，碩士，研究方向：物聯網RFID技術；孫玲（1976-），女，副教授，博士，研究方向：高頻集成電路設計；曹海平（1972-），男，高級實驗室，碩士，研究方向：電氣控制、嵌入式系統；楊玲玲（1987-），女，助教，碩士，研究方向：集成電路封裝、信號完整性、單片機系統開發。

第8篇：集成電路研究方向范文

關鍵詞 ：鎖相環；本振；壓控振蕩器；頻率調諧；分頻比

Analysis and Design of RF Signal digital Tuning System Based

on a PLL Technology

Abstract: The paper is based on Phase-Locked Loops technology with the analysis to Local Oscillator tuning of RF signal digital receiver. A method for BICMOS digital frequency tuning circuit with very low power dissipation is presented. The theory of the tuning system is demonstrated in detail, on its circuits and curves and data of simulation. The circuit adopts a programmable divider to decide a divide ratio which is needed. Consequently, the Phase-Locked Loops system will be locked on a concerned frequency. Accordingly, the Voltage Controlled Oscillator is operated to give a Local Oscillation frequency within a closed loop by a frequency divider, phase detector and a charge pump.

Key words: Phase-Locked Loops; Local Oscillator; Voltage Controlled Oscillator; frequency tuning; divide ratio

1引言

頻率調諧系統作為信號接收機對信號篩選過程中重要的一部分，在便攜式通信電子產品中得到廣泛應用,。本文是基于PLL技術，分析設計射頻信號接收機中的數字調諧部分。PLL的基本作用是把時鐘頻率調制到所需的頻率上，并使這個頻率鎖定以達到穩定的輸出。本篇文章分析的重點是在調諧系統內部，通過PLL控制外部振蕩器的頻率；難點是數字調諧部分中的可編程分頻器，要根據設計要求計算分頻比的理論值，然后推算分頻器輸入到輸出的算法函數，根據算法函數設計出電路。

2電路的原理與技術分析

2.1 電路工作原理

如圖1所示，射頻信號接收機數字調諧系統由壓控振蕩器（VCO），數字調諧部分和一個二分頻器組成，而VCO與數字調諧部分又組成了鎖相環結構，可以根據鎖相環理論來設計電路。整個數字調諧系統結構如圖2所示，VCO輸出的振蕩頻率經過可編程分頻器處理，與外部晶振提供的基準參考頻率一同送入鑒頻鑒相器進行比較。出于對功耗的考慮，本文選用32.768KHz晶體振蕩電路設計，作為頻率調諧系統的參考頻率。

鑒頻鑒相器輸出驅動電荷泵，通過環路濾波器向壓控振蕩器提供調諧電流，用以調整變容二極管的電容值，修正壓控振蕩器輸出頻率。當可編程分頻器輸出頻率與參考頻率完全一致時，環路處于鎖定狀態，使壓控振蕩器輸出頻率固定，最終得到的頻率再經2分頻電路送入混頻器。本設計使用兩個不同時間常數的濾波器，在第一個階段，環路必須快速響應，但后一個環路要有窄的帶寬來限制噪聲以達到好的信噪比。

2.2 壓控振蕩器

振蕩器就是在直流電源供電的情況下，產生周期性變化的電壓信號的電路。任何振蕩器都可看作是一個在振蕩頻率處呈正反饋的環路。如圖所示，Ha（w）為前向電路的傳輸函數，Hf（w）為反饋網絡的傳輸函數。振蕩器的起振條件為T（w）=Hf（w）Ha（w）>1

2.2.1負阻特性振蕩器

本文中壓控振蕩器使用負阻LC振蕩器結構。負阻LC振蕩器可看作是一個能量補償系統。可將振蕩器看作一個LC諧振回路與呈現負阻特性的有源電路相接。使振蕩器獲得穩定輸出，

阻抗匹配分析法常用于負阻LC振蕩器。當信號源所驅動電路的輸入阻抗和信號源阻抗共軛時，從信號源吸收的功率才能達到最大值，這時達到了輸入阻抗匹配條件；同理，只有當電路的輸出阻抗與該電路的負載阻抗共軛時，負載從電路吸收的功率才能最大，電路達到了輸出阻抗匹配條件。

如圖4，VG為信號源電壓，ZS為信號源阻抗，ZIN為信號源所驅動電路的輸入阻抗。ZS＝RS+jXS, ZIN＝ZS*是阻抗匹配的條件。負阻LC振蕩器是把一個呈現負阻特性的有源器件（或電路）直接與LC諧振回路相接，以產的關系如下所示。

A、當Rn>Rp時，振蕩器輸出呈現衰減振蕩，如圖6所示。

B、當rn

C、當rn=Rp時，振蕩器輸出呈現等幅振蕩，如圖8所示。

2.2.省略 v（vcotank2） va

.plot ac zin（r） zin（i） zin（m） zin（p）

.ac dec 1000 1meg 1000meg

仿真的結果波形為：

通過變容二極管，調整回路的品質因子，來改進振蕩器的性能。主要是分析外部LC部分負載阻抗與差分電路部分輸出阻抗的阻抗匹配。圖11為本設計VCO諧振回路的電路。諧振部分以外的電路是為了提高穩定性而采取的濾波電路。

本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文

2.2.3跨導與阻抗的匹配

Rp是諧振回路的等效阻抗，電感Lp的作用是給差分結構晶體管提供偏置電流。為了保證振蕩，使負阻和平均阻抗絕對值等于Rp，一般將晶體管的跨導gm取為1/Rp的五到六倍之間，即設計余量因子為2.5－3。可以根據gm=i/u, 計算不同溫度時的跨導。通過對其直流分量的測量而確定振蕩器起振時的偏置電流。其典型值如下表1所示。

從結果中發現，25℃左右溫度下跨導值相對穩定，而在-40℃以下或40℃以上時跨導值有1mA/v左右的變化；體現在直流分量上就是10uA左右。說明在-40℃以下或40℃以上條件下，振蕩器的起振電流條件不穩定。本電路的振蕩器部分采用雙極晶體管工藝，電路對溫度有明顯的反映，直接導致的結果就是在75℃高溫時的振蕩器不能起振。因此，應慎重從設計及工藝角度來優化設計。

2.3調諧部分的設計

調諧部分的難點是可編程分頻器，分頻器是鎖相環電路中的基本單元．是鎖相環中工作在最高頻率的單元電路。按照設計的要求，本電路采用13位可編程分頻器。分析結果表明它的分頻值是在要求范圍之內變化的。

2.3.1理論要求

在FM廣播波段中，接收頻率范圍是76MHz－108MHz，而每個電臺的波段為200K，最大保持頻段為150K。所以每隔200K的頻率就會有一個可能的電臺波段。射頻信號經低噪聲放大器后，和LO信號一同進入混頻器進行差頻，得到中頻225K，中頻作為新的載波攜帶音頻信號進入到下一級進行聲頻信號調制。

在PLL頻率調諧系統中，為了調節VCO的振蕩頻率，通過一個可編程分頻器來實現調節的第一步。13位可編程分頻器分頻值的十進制表示可由下式給出。

FVCO, PLL值表示的是分頻器實際需要的十進制分頻值，這個值得到后要進行四舍五入的處理，然后根據這個分頻值對分頻器進行設計。表2為調諧系統中有關數值的傳輸過程。

2.3.2分析設計過程

可編程分頻器

頻率調諧部分的設計首先要從可編程分頻器開始，VCO的輸出直接與分頻器第1級÷2/3電路相連，這是整個分頻器中頻率最高的部分，接著信號進入÷4/6雙模前置分頻器，該部分電路的頻率仍然較高，依次類推，這些單個模塊的分頻器要受輸入控制端D端的控制來確定與之對應的分頻值，分頻后和我們需要的基準頻率32768Hz來進行比較。

選取標準頻道76MHz來進行分析，把76MHz時的十進制分頻值4652換算成二進制值為上邊頻，則D0-D12這13個二進制值就是控制分頻器分頻值的控制端，可以完成調節不同分頻值來鎖定我們所需要的收音頻道。完成這個設計，首先要找到分頻器各模塊之間與D0-D12數值之間的關系，提出分頻值的算法。

因為所有的分頻模塊中都可能有兩種分頻值（因為D值存在高電平1和低點平0兩個輸入模式）我們可以先得到各模塊的一個基本分頻規律，就是2的n次方，在不考慮D值的情況下，分頻模塊要基本保證2分頻。而根據76M到108M的頻率范圍，可以確定分頻器的分頻值在4000到6700的范圍內，這樣就能確定n的具體數值為12（2的12次方為4096），所以我們至少要采用12個分頻模塊來完成設計要求。

其次我們要找到分頻模塊的具體算法：

因為是否是3分頻是由D端的數值來確定，所以我們需要用D值來表示是否是3分頻，可以假設當D值等于1時，單個模塊的分頻值應是3分頻，當D值等于0時，單個模塊的分頻值應是2分頻，這樣我們就可以根據二進制轉換十進制的邏輯寫出可編程分頻器分頻比的基本算法：

通過以上的基本算法，我們就可以采用具體的分頻器來搭配13位可編程分頻器，本文設計的可編程分頻器由雙模分頻器構成，如圖12。

CK和CKB是差分時鐘信號，CTRL是分頻控制信號，CTRL=1時電路作2分頻；CTRL=0時作3分頻；

電路的仿真結果如下：

根據我們所設計的需要采用12個分頻模塊，則由雙模分頻器組成的可編程分頻器電路結構可設計為圖14所表示電路圖。

電荷泵

在PLL電路中，電荷泵的主要功能是把PFD輸出的數字信號轉換為用來控制VCO輸出頻率的模擬信號。傳統的電荷泵為了達到高速，往往以犧牲精度為代價。

本文設計的電荷泵采用兩種調節，大大縮短了響應時間，既提高了鎖相環的速度，又保證了鎖相環的精度。電路原理如圖15所示。

采用雙電荷泵結構，上面用于微調，下面用于粗調。實際電路結構如圖16所示，為降低噪聲影響采用差分方式輸入，通過對A,AN;B,BN兩組差分信號對進行放大，為電荷泵的有源負載提供偏置。Q2、Q3、Q6、Q8、Q9根據鑒相器的輸出信號來決定它們的開啟或關閉，實現電荷泵的充電或放電功能。

對電壓和電流特性的仿真結果如圖17所示。

從仿真圖可以看出，當PFD有信號輸出時，電荷泵是逐級對VCO進行調整，在開始階段之前的9ms，粗調和微調兩電路同時工作，之后粗調電路開啟，細調電路關閉，粗調電路的拉電流和灌電流很大，約為40uA，電荷泵輸出電壓控制VCO到所需的大概頻率段上；當PFD輸出信號減弱后，電荷泵微調電路開啟，拉電流和灌電流降低約為1uA左右，微調輸出控制VCO在較精準的頻率上，直到PFD沒有信號輸出，電荷泵粗調和細調都被關閉。系統就會鎖定我們需要的頻率。電荷泵的設計是整個電路低功耗設計的重點。

3結論

本文設計了一個應用于數字調頻接收機頻率調諧系統的電路，解決了對可編程分頻器設計和改進電荷泵的問題。根據設計的電路，測試數字調諧系統的理論計算值與實際仿真值并作比較，如圖18所示。

本設計LO輸出的誤差范圍在8Hz－8.5KHz之間，符合誤差小于10KHz的設計要求。對本設計而言，基準頻率32.768KHz的選取，是因為這個頻率的晶振功耗小，但對系統的精度有影響，要尋求更高的精度，需要在功耗和精度之間做優化。電路功耗的檢測從對整體數字調諧系統的實際仿真得出，仿真的結果是：2.5V電源下，在76MHz到108MHz的頻率范圍內，系統的平均功耗為 5.5mw，符合設計的要求。

射頻電路的設計，主要是通過對網絡匹配的分析，來滿足系統的設計要求。

參考文獻

[1][美]Behzad Razavi著，陳貴燦譯：《模擬CMOS集成電路設計》p413-415,西安交通大學出版社，2003

[2]池保勇，余志平，石秉學著，《CMOS射頻集成電路分析與設計》p55-p73,p348-p383,清華大學出版社，2003

[3][美]Roland E.Best著，《Phase-Locked Loops》chapter2,清華大學出版社，2003

[4]LouisFan.Fei著，《Frequency divider design strategies》，March 2005

[5][美]Paul R.Gray等著，張曉林譯：《模擬集成電路的分析與設計》chapter1,高等教育出版社，2004

[6]王寶祥著，《信號與系統》chapter1,哈爾濱工業大學出版社，2000

[7]童詩白，華成英著，《模擬電子技術基礎》p387-p406，高等教育出版社，2000

作者簡介

王鴻鵬，碩士研究生，研究方向：集成電路設計研究；

郭宇，北京美新華微電子技術有限公司技術工程師，研究方向：集成電路設計研究；

石廣源，遼寧大學物理學院教授，集成電路及半導體器件的教學研究；

第9篇：集成電路研究方向范文

關鍵詞：整數除法；Verilog；處理速度；精確度

中圖分類號：TN402文獻標識碼：B

文章編號：1004-373X(2009)03-146-02

Design of Integer Divider with Adjustable Precision Based on Verilog

YE Xianyang,ZHANG Haiyong,PI Daijun,QIN Shuijie

(Laboratory for Photoelectric Technology and Application in Guizhou Province,Guiyang,550025,China)

Abstract：Traditional integer division algorithm used many subtraction to achieve the operation,the process by spending a lot of clock pulse,but also the results of the operation did not deal with the last one bit. Due to the traditional integer divider,an integer divider with adjustable precision based on Verilog is designed in this paper. The process velocity and precision of the divider are improved by using the methods of circulating subtracting and rounding to process data. The simulation for the divider is carried out by the NC-Verilog of the Cadence Company and the results indicate the good function.

Keywords：integer division;Verilog;process velocity;precision

基金項目:教育部“優秀青年教師資助計劃”(教人司［2003］355)；留學回國人員科研啟動基金；2006年度教育部博士點基金項目；貴州省優秀青年科技人才培養計劃基金(合同號：黔科合人字No.2013)

0 引 言

除法器是電子技術領域的基礎模塊，在電子電路設計中得到廣泛應用。目前，實現除法器的方法有硬件實現和軟件實現兩種方法。硬件實現的方法主要是以硬件的消耗為代價，從而有實現速度快的特點。用硬件的方法來實現除法器的研究很多，如利用微處理器實現快速乘除法運算，FPGA實現二進制除法運算，模擬除法器等［1-5］；而通過軟件實現的除法器算法，可以大大提高器件的工作頻率和設計的靈活性，可以從總體上提高設計性能，而設計高效實用的算法是除法器的關鍵，故除法器的算法研究成為現今熱點。

目前，軟件方面主要是通過減法算法來實現除法運算，把被除數作為被減數,除數作為減數，作減法，直到被減數小于減數為止,記錄能夠相減的次數即得到商的整數部分。將所得的余數乘以10 作為被減數,除數作為減數,作減法,差重新置入被減數,反復相減,直到被減數小于減數為止,記錄能夠相減的次數即得到商的十分位數值。依此繼續下去,可得到商的百分位數值,千分位數值，……,要精確到哪一位,就依次做到哪一位［6,7］。此方法的缺點是速度慢，而且最后一位的精度不高，為了克服以上的缺點，這里設計一種算法在軟件上改進了除法器運算的準確性和處理速度。

1 設計方法

對于任意給定的兩個整數fenzi和fenmu，設fenzi為被除數，fenmu為除數。為了得到兩個數相除的十進制結果，本設計主要通過下面的算法來實現，假如要保留小數點后面的n位有效數字，首先把fenzi乘以10的n次方，賦值給寄存器變量data0；接著把fenmu分別乘以10的(n+m)，(n+m -1)，(n+m -2),…,1，0次方分別賦值給(n+m+1)個不同的變量data(n+m+1),data(n+m),…,data1，其中m是fenzi和fenmu的位數之差(當fenzi的位數多于fenmu時，m為正，否則為負)；先求出商的最高位的值，如果data0大于data(n+m+1),則計數器自動加1，再把data0和data(n+m+1)的差值賦給data0，再相減直到data0的值小于data(n+m+1)，此時計數器的計數值就是最高位的值；依此用同樣的方法繼續下去，就可得到各個位上的值［8-10］。對最后一位進行四舍五入處理，當相減后的data0＜data1時，再通過比較data0*2是否大于data1，如果大于data1，則最后一位計數器的值加1，否則不變，最后把得到的整體值除以10的n次方，也就是小數點往左移動n位。傳統除法算法由于采用多次相減的過程來實現，相減的過程耗費了大量時鐘脈沖，而且對運算結果的最后一位沒有進行處理；而本設計是通過采用位擴展使除數和被除數位數相同，進而對每一位進行分開處理，減少了做減法運算的次數，從而提高運算速度；同時采用四舍五入的方法對運算結果進行處理，提高準確性。

上面算法是一種順序方式，用Verilog硬件描述語言很容易實現，圖1為流程圖，其中假定fenzi為3位的整數，fenmu為2位的整數，除法運算精確到百分位。

2 仿真結果及分析

對上述的流程圖用Verilog描述語言編程，在Cadence的NC-Verilog仿真器下仿真，設輸入的fenzi和fenmu的值分別為128和11，仿真波形如圖2所示。

從圖2的波形可以看出，輸出結果為1 164，除法運算要精確到百分位，所以往左移動2位，其最終的值為11.64，而實際的值為11.636 36……，經過四舍五入得到的結果完成正確。從仿真時間來看，對于相同的數值輸入，本設計只用了12個脈沖，而普通除法器至少需要20個脈沖(128/11=11余7,70/11=6余4,40/11=3余7，11+6+3=20)，相比之下本設計的除法算法有很大的優勢。

然而對于兩個位數相差很大的數相除，則本設計的速度優勢更加的明顯，本設計每一位的運行時間都不會超過9個時鐘脈沖，因此進行n位計算的總脈沖也不會超過9n個，而傳統的除法運算需要多個時鐘脈沖，一般會是本設計時鐘脈沖的數倍。該算法同樣適合小數的運算，只要把小數化成整數，再做同樣的處理，就可以得到精確的結果。

3 結 語

通過對除法器算法的改進，用四舍五入的方法對數據進行處理，使得到的結果準確性有了進一步的提高；運用移位、循環減法，實現數據的高速運算，并能任意設定計算的精度。運用此方法在軟件方面設計除法器對速度和準確性的提高有積極意義。

參考文獻

［1］王江,黃秀蓀,陳剛，等.一種RISC 微處理器的快速乘除法運算設計與實現［J］.電子器件,2007,30(1):162-166.

［2］祁建海,賀知明.基于FPGA的16位定點復數的快速求模［J］.電訊技術,2005(6):210-212.

［3］劉慧英,戴春蕾,高茁.高性能除法電路仿真與實現［J］.儀表技術與傳感器,2006(6):38-39.

［4］白永強,沈緒榜,羅F,等.一種高階除法器的設計與實現［J］.微電子學與計算機,2006,23(1):64-66.

［5］黃秀蓀,葉青,仇玉林.高速除法器設計及ASIC實現［J］.微電子學與計算機,2008,25(2):133-135.

［6］高茁,張涇周.高性能數字運算單元設計研究［D］.西安:西北工業大學,2005.

［7］陳玉丹,齊京禮,陳建泗.基于VHDL的8位除法器的實現［J］.軟件時空,2006,22(13):277-278.

［8］華東.一種新的除法器算法的研究［J］.浙江工貿職業技術學院學報,2006,6(3):60-65.

［9］朱衛華,鄭留平.可任意設定計算精度的整數除法器的VHDL設計［J］.理論與方法,2008,27(2):16-18.

［10］朱維樂,錢貴鎖,楊剛,等.高速整數開方電路的流水線設計［J］.電子科技大學學報,2008,37(2):229-231.

作者簡介 葉顯陽 男，1982年出生，浙江人，微電子學與固體電子學專業，貴州大學在讀研究生。研究方向為數字集成電路。

張海勇 男，1981年出生，河北人，微電子學與固體電子學專業，貴州大學在讀研究生。研究方向為數字集成電路。