電源電路設計精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的電源電路設計主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：電源電路設計范文

關鍵詞：三端離線PWM開關；正激變換器；高頻變壓器設計

引言

TOPSwitch是美國功率集成公司（PI）于20世紀90年代中期推出的新型高頻開關電源芯片，是三端離線PWM開關（ThreeterminalofflinePWMSwitch）的縮寫。它將開關電源中最重要的兩個部分——PWM控制集成電路和功率開關管MOSFET集成在一塊芯片上，構成PWM/MOSFET合二為一集成芯片，使外部電路簡化，其工作頻率高達100kHz，交流輸入電壓85～265V，AC/DC轉換效率高達90％。對200W以下的開關電源，采用TOPSwitch作為主功率器件與其他電路相比，體積小、重量輕，自我保護功能齊全，從而降低了開關電源設計的復雜性，是一種簡捷的SMPS（SwitchModePowerSupply）設計方案。

TOPSwitch系列可在降壓型，升壓型，正激式和反激式等變換電路中使用。但是，在現有的參考文獻以及PI公司提供的設計手冊中，所介紹的都是用TOPSwitch制作單端反激式開關電源的設計方法。反激式變換器一般有兩種工作方式：完全能量轉換（電感電流不連續）和不完全能量轉換（電感電流連續）。這兩種工作方式的小信號傳遞函數是截然不同的，動態分析時要做不同的處理。實際上當變換器輸入電壓在一個較大范圍發生變化，和（或者）負載電流在較大范圍內變化時，必然跨越兩種工作方式，因此，常要求反激式變換器在完全能量和不完全能量轉換方式下都能穩定工作。但是，要求同一個電路能實現從一種工作方式轉變為另一種工作方式，在設計上是較為困難的。而且，作為單片開關電源的核心部件高頻變壓器的設計，由于反激式變換器中的變壓器兼有儲能、限流、隔離的作用，在設計上要比正激式變換器中的高頻變壓器困難，對于初學者來說很難掌握。筆者采用TOP225Y設計了一種單端正激式開關電源電路，實驗證明該電路是切實可行的。下面介紹其工作原理與設計方法，以供探討。

1TOPSwitch系列應用于單端正激變換器中存在的問題

TOPSwitch的交流輸入電壓范圍為85～265V，最大電壓應力≤700V，這個耐壓值對于輸入最大直流電壓Vmax=265×1.4=371V是足夠的,但應用在一般的單端正激變換器中卻存在問題。

圖1是典型的單端正激變換器電路，設計時通常取NS=NP，Dmax<0.5（一般取0.4）,按正激變換器工作過程,TOPSwitch關斷期間，變壓器初級的勵磁能量通過NS，D1，E續流（泄放）。此時，TOPSwitch承受的最大電壓為

VDSmax≥2E=2Vmax=742V（1）

大于TOPSwitch所能承受的最大電壓應力700V，所以，TOPSwitch不能在一般通用的正激變換器中使用。

2TOPSwitch在單端正激變換器中的應用

由式（1）可知，TOPSwitch不能在典型單端正激變換器中應用的關鍵問題，是其在關斷期間所承受的電壓應力超過了允許值，如果能降低關斷期間的電壓應力，使它小于700V，則TOPSwitch仍可在單端正激變換器中應用。

2.1電路結構及工作原理

本文提出的TOPSwitch的單端正激變換器拓撲結構如圖1所示。它與典型的單端正激變換器電路結構完全相同,只是變壓器的去磁繞組的匝數為初級繞組匝數的2倍,即NS=2NP。

TOPSwitch關斷時的等效電路如圖2所示。

若NS與NP是緊耦合，則，即

VNP=1/2VNS=1/2E（2）

VDSmax=VNP＋E=E=1.5×371

=556.5V<700V（3）

2.2最大工作占空比分析

按NP繞組每個開關周期正負V·s平衡原理，有

VNPon(Dmax/T)=VNPoff[(1-Dmax)/T]（4）

式中：VNPon為TOPSwitch開通時變壓器初級電壓，VNPon=E；

VNPoff為TOPSwitch關斷時變壓器初級電壓，VNPoff=（1/2）E。

解式（4）得

Dmax=1/3（5）

為保險，取Dmax≤30％

2.3去磁繞組電流分析

改變了去磁繞組與初級繞組的匝比后，變壓器初級繞組仍應該滿足A·s平衡，初級繞組最大勵磁電流為

im(t)|t=DmaxT=Ism=DmaxT=(E/Lm)DmaxT（6）

式中：Lm為初級繞組勵磁電感。

當im(t)=Ism時，B=Bmax，H=Hmax，則去磁電流最大值為

Ism==(Hmaxlc/Ns)=1/2Ipm(7)

式中：lc為磁路長度；

Ipm為初級電流的峰值。

根據圖2（b）去磁電流的波形可以得到去磁電流的平均值和去磁電流的有效值Is分別為

下面討論當NP=NS，Dmax=0.5與NP=NS，Dmax=0.3時的去磁電流的平均值和有效值。設上述兩種情況下的Hmax或Bmax相等，即兩種情況下勵磁繞組的安匝數相等，則有

Im1NP1=Im2NP2（10）

式中：NP1為Dmax=0.5時的勵磁繞組匝數；

NP2為Dmax=0.3時的勵磁繞組匝數；

設Lm1及Lm2分別為Dmax=0.5和Dmax=0.3時的初級繞組勵磁電感，則有

Im1=E/Lm1×0.5T為Dmax=0.5時的初級勵磁電流；

Im2=E/Lm2×0.3T為Dmax=0.3時的初級勵磁電流。

由式（10）及Lm1，Lm2分別與NP12，NP22成正比，可得兩種情況下的勵磁繞組匝數之比為

(NP1)/(NP2)=0.5/0.3

及(Im1)/(Im2)=(Np2)/(Np1)=0.3/0.5(12)

當NS1=NP1時和NS2=2NP2時去磁電流最大值分別為

Ism1=Im1=Im（13）

Ism2=Im2=(0.5/0.6)Im（14）

將式（10）～（14）有關參數代入式（8）～（9）可得到，當Dmax=0.5時和Dmax=0.3時的去磁電流平均值及與有效值Is1及Is2分別為

Is1=1/4ImImIs1=0.408Im（Dmax=0.5）

Is2≈0.29ImIs2=0.483Im（Dmax=0.3）

從計算結果可知，采用NS=2NP設計的去磁繞組的電流平均值或有效值要大于NS=NP設計的去磁繞組的電流值。因此，在選擇去磁繞組的線徑時要注意。

3高頻變壓器設計

由于電路元件少,該電源設計的關鍵是高頻變壓器,下面給出其設計方法。

3.1磁芯的選擇

按照輸出Vo=15V，Io=1.5A的要求，以及高頻變壓器考慮6％的余量，則輸出功率Po=1.06×15×1.5=23.85W。根據輸出功率選擇磁芯，實際選取能輸出25W功率的磁芯，根據有關設計手冊選用EI25，查表可得該磁芯的有效截面積Ae=0.42cm2。

3.2工作磁感應強度ΔB的選擇

ΔB=0.5BS，BS為磁芯的飽和磁感應強度，由于鐵氧體的BS為0.2～0.3T，取ΔB=0.15T。

3.3初級繞組匝數NP的選取

選開關頻率f=100kHz（T=10μs），按交流輸入電壓為最低值85V，Emin≈1.4×85V，Dmax=0.3計算則

取NP=53匝。

3.4去磁繞組匝數NS的選取

取NS=2NP=106匝。

3.5次級匝數NT的選取

輸出電壓要考慮整流二極管及繞組的壓降，設輸出電流為2A時的線路壓降為7％，則空載輸出電壓VO0≈16V。

取NT=24匝。

3.6偏置繞組匝數NB的選取

取偏置電壓為9V，根據變壓器次級伏匝數相等的原則，由16/24=9/NB，得NB=13.5,取NB=14匝。

3.7TOPSwitch電流額定值ICN的選取

平均輸入功率Pi==28.12W（假定η=0.8），在Dmax時的輸入功率應為平均輸入功率，因此Pi=DmaxEminIC=0.3×85×1.4×IC=28.12，則IC=0.85A，為了可靠并考慮調整電感量時電流不可避免的失控，實際選擇的TOPSwitch電流額定值至少是兩倍于此值，即ICN>1.7A。所以，我們選擇ILIMIT=2A的TOP225Y。

4實驗指標及主要波形

輸入AC220V，頻率50Hz，輸出DCVo=15(1±1％)V，IO=1.5A，工作頻率100kHz，圖3及圖4是實驗中的主要波形。

圖3中的1是開關管漏源電壓VDS波形，2是輸入直流電壓E波形，由圖可知VDS=1.5E；圖4中的1是開關管漏源電壓VDS波形，2是去磁繞組電流is波形，實驗結果與理論分析是完全吻合的。

第2篇：電源電路設計范文

本文設計的直流電源方向顯示器是利用三極管是否導通對外接的直流電源正負極進行方向判斷，通過二進制可逆計數器計數、四-十六線譯碼器譯碼后，驅動發光二極管按不同的方向依次點亮。當電路中沒有外接直流電源時，則發光二極管將不發光。

關鍵詞：

直流電源；計數；譯碼；顯示

電流的形成是由于導體中的自由電子在電場力的作用下，做有規則的定向運動，但是習慣上規定正電荷移動的方向為電流的方向。為了形象直觀地表示出直流電源中電流的運動方向，本文設計了直流電源方向顯示器，可以對電路中是否外接直流電源以及直流電源方向進行判斷并顯示。

1.電路框圖

直流電源方向顯示器電路是由電源電路、方向檢測和邏輯控制電路、閘門電路、計數電路、譯碼電路、顯示電路六部分組成。其原理框圖如圖1所示。

2.電路設計

2.1電源電路

電源電路由變壓、整流、濾波、穩壓電路組成。在此設計中變壓電路采用220/18V的變壓器；整流電路是采用整流橋實現，也可以采用四個整流二極管組成橋式整流（例如用1N4001）；濾波采用電容濾波實現；穩壓電路是采用LM317三端集成穩壓器實現，本設計中可輸出1.25～27V電壓，將輸出調節成5V直流電壓給各芯片供電即可。具體原理圖如圖2所示。

2.2方向檢測和邏輯控制電路

方向檢測電路主要由兩個NPN三極管9014組成，六反相器CD4069實現邏輯控制，原理圖如圖3所示。當輸入模塊外接上正下負3V電池時，三極管Q1導通，Q2截止。電流經Q1的發射結、R4電阻形成回路。Q1的集電結將低電平輸入到CD4069的1腳，2腳輸出高電平到CD4516芯片的第10腳，使=1；同時，2腳的高電平使二極管D1導通，CD4069的5腳輸入高電平，6腳輸出低電平到CD4516的5腳端，從而控制芯片CD4516進行加計數。反之，當輸入模塊外接上負下正的3V電池時，三極管Q2導通，Q1截止。電流經Q2的發射結、R5電阻形成回路。Q2的集電極輸出低電平到CD4069的3腳，4腳輸出的高電平使二極管D2導通，5腳輸入為高電平，6腳輸出低電平到CD4516的5腳端；同時，由于Q1截止，集電極輸出高電平到CD4069的1腳，2腳輸出低電平，使=0，從而控制芯片CD4516進行減計數。當輸入模塊沒有外接直流電源時，三極管Q1、Q2均截止，方向檢測電路不工作。

2.3閘門電路

閘門電路由晶體振蕩器電路和分頻器電路組成，原理圖如圖4所示。晶體振蕩器電路采用32.768kHz石英晶體，通過CD4060內部振蕩電路外加電阻構成。分頻器由CD4060實現14分頻后從3腳輸出2Hz的脈沖信號。

2.4計數、譯碼和顯示電路

計數由二進制可逆計數器CD4516芯片完成，譯碼采用四—十六線譯碼器CD4514完成，顯示電路由發光二極管和電阻組成，原理圖如圖5所示。CD4516的功能表如表1所示，當CD4516的5腳端、1腳EN端、9腳RD端均為低電平時，在15腳CP脈沖的上升沿作用下，=1，進行加法計數，=0時，進行減法計數。譯碼器CD4514的功能表如表2所示，當CD4516為加計數時，即外接直流電源的方向為上正下負時，譯碼器能夠從左向右依次驅動發光二極管發光。顯示電路如圖5所示，由發光二極管和電阻組成。當發光二極管的陽極加高電平時，二極管發光；相反，發光二極管的陽極加低電平時，發光二極管不發光。

3.結論

本文介紹的直流電源方向顯示器的設計，可以鞏固數字電路的基礎知識及增強理論知識的應用能力，控制發光二極管依次發光的速度也可以用非門和電阻組成的閘門電路完成。計數和譯碼也可以采用其它的可逆計數器和譯碼器實現。

參考文獻：

[1]卿太全,李蕭,郭明瓊.常用數字集成電路原理與應用[M].北京:人民郵電出版社,2006.

[2]秦曾煌.電工學(第六版)下冊電子技術[M].北京:高等教育出版社,2004.

第3篇：電源電路設計范文

關鍵詞： 硬件描述語言； 脈寬調制； 電子設計自動化； 邏輯功能設計

中圖分類號： TN964⁃34 文獻標識碼： A文章編號： 1004⁃373X（2014）08⁃0153⁃03

Design of aero power supply invert⁃controlling circuit based on EDA technology

WU Guo⁃qiang1， JIANG Chao2， LIU Qing⁃quan1， LIU Yan2， 3

（1. Unit 94816 of PLA， Fuzhou 350002， China； 2. Air Force Service College， Xuzhou 221000， China； 3. Unit 92919 of PLA， Ningbo 315000， China）

Abstract： To adapt to the new need and the quick development rhythm of the aero power quality， a modulation scheme of aero inverting circuit was designed by means of the advanced modern EDA technique and pulse⁃width modulation technique. The area⁃equivalent sine wave pulse width modulation （SPWM） was adopted to set up control mathematics model. The logic function needed in circuit design was realized with number operation， digital conversion and hardware description Language VHDL. PLDs are taken as the hardwares of the modulation control circuit. With the MAX+plus Ⅱ software， the simulation and hardware testing experiment were completed on the EDA test developing system （GW⁃GK system）， the three⁃phase SPWM waveform pulse series was acquired， the digitaliztion control was realized， the wave harmonic component was decreased and the almost ideal sine wave was obtained. The method simplified the structure and scale of the control circuit， and increased the control accuracy and credibility of the system.

Keywords： hardware description language； pulse width modulation； electronic design automation； logic function design

當前航空電源型號各異，種類龐雜，應該說綜合性能還不夠高。特別是隨著航空器的不斷發展，其對電源保障需求面臨諸多新挑戰。因此，研制先進電源保障設備，提高其通用性、綜合性，可為現有各類航空器提供通用配套保障，不但能夠適應航空器換代的需要，提高其實用性，而且可以壓縮保障裝備設備的數量和規模。研究事例為航空逆變電源，其特性是負載三相平衡的前提下，能夠保證三相電壓的幅值、相位始終處于平衡。構成的組合式三相全橋逆變電路見圖1。本文引入了技術現代電子設計自動化技術（EDA），綜合運用非常超高速集成電路硬件描述語言設計語言（VHDL）和可編程邏輯電路（PLD）元器件進行控制邏輯的設計與實現，對組合式三相逆變電路進行狀態控制，獲得要求的輸出電壓及波形[1⁃3]。

1正弦脈寬調制方案的設計與計算

脈寬調制（Pulse⁃width Modulation，PWM）是在固定頻率下，設計一定規律的脈寬系列，控制逆變器的開關器件的導通及截止狀態，在輸出端獲取所需航空電源，滿足設計的品質要求。

1.1等效面積法的數學模型

采納等效面積正弦波脈寬調制（SPWM）生成法，具有輸出波形諧波量小，波形接近正弦波形而且算法簡單等優勢特點[4⁃5]。

先把理想正弦波劃分為若干等份，如圖2所示，某一等份的弧線與時間軸形成的面積等同于某矩形脈寬，前提是矩形脈寬中點與弧線投影的中心點在時間軸上重合，且兩者面積相等，劃分的等份數量越大，整個矩形脈沖系列就越近似于設計所需的理想正弦波形，其中，矩形脈寬就是用于控制逆變器上元器件的導通、截止狀態[6]。

圖1組合式逆變電路示意圖

如第k個脈沖，其的正弦波形弧線垂直向下與時間軸形成的面積為SAk，與其等效的脈沖矩形面積為SRk，易得到公式：

[SAk=MUsα1kα4ksinθdθ=MUscosα1k-cosα4k =SRk=Usα2k-α3k]

式中：調制參數為M；理想正弦波被劃分為N等份。

每等份的時間寬度為θk，每等份的時間軸中點為αmk，等效面積的矩形寬度（相當于導通時間）為θpk，等效面積的矩形前后兩端剩余時間（相當于截止時間）寬度為θnk，計算公式分別是：

[θk=α4k-α1k=2πN,αmk=2πNk-1+2π2N=πN2k-1,θpk=α3k-α2k,θnk=θk-θpk2]

1.2設計計算及數據生成

設定一定數值后，通過上述等式和公式，利用數學工具Matlab軟件進行數值計算，生成表1和脈沖數據。

圖2 等效面積算法SPWM生成模型

2軟、硬件的設計與實現

2.1軟件設計與實現

控制電路的硬件采用PLD元器件，并基于VHDL語言進行設計達成所需的邏輯功能，做到數字化控制。

整個系統主要由開關模塊M_ONOFF、可控時鐘分頻器M_CLOCK、反饋調制模塊M_MANDP、脈沖寬度數值存儲器A、B、C：PW_ROM和脈沖發生器M_PWM等模塊按一定邏輯對接而成，如圖3所示形成了逆變控制邏輯電路的頂層設計文件M_TOP_SPWM，可實現等效面積正弦波脈寬調制法設計所需的脈沖波形系列，用來控制開關器件IGBT的導通和截止狀態。

2.2邏輯電路的硬件編譯與實現

逆變控制電路的頂層設計文件用VHDL語言編程描述成邏輯電路后，采用Max+PlusⅡ（Multiple Array MatriX Programmable Logic User SystemⅡ）為本實驗的EDA設計軟件，并在EDA實驗開發系統（GW⁃GK系統）上完成仿真和硬件測試實驗。首先選用ALTERA公司的EP1K50TC144⁃3芯片，然后如圖4，圖5所示對此芯片管腳進行輸入輸出定義、編譯，通過ByteBlasterMV并行下載，打印機接口與目標板相連，完成芯片邏輯功能配置，最終在硬件上實現了控制系統電路邏輯功能。

3仿真結論與開發前景

頂層設計文件編譯后進行實驗仿真，結果如圖6所示，其中脈沖系統S_A12、S_A34是單相全橋逆變器A的控制信號，S_B12、S_B34是單相全橋逆變器B的控制信號，S_C12、S_C34是單相全橋逆變器C的控制信號，顯而易見三個單相全橋逆變器控制脈沖信號S_A、B、C生成相隔1/3周期，而且非常精確，完全滿足實驗設計所需的品質要求。

[圖4 芯片引腳的鎖定分配][圖5 連接下載]

采用VHDL硬件描述語言對硬件的功能進行編程，在實驗室就能設計獲得所需的控制邏輯電路，特點明顯，具有傳統實驗方法根本無法實現的靜態可重復編程和動態在系統重構的優勢，這大大提升了航空電源控制系統設計的靈活性，實現了硬件的“軟件化”。用可編程邏輯器件PLD芯片不但壓縮了設計實驗周期，減少誤差，提高設計系統的精確度（如圖6所示，可控制到3 ms以下），而且可以高度縮小控制系統的硬件規模，提高了集成度[1，3]，降低了開發成本，有利于當前航空事業突飛猛進對電源的多樣化需求開發，前景廣闊。

圖6實驗功能仿真效果圖

參考文獻

[1] 王彩鳳，胡波，李衛兵，等.EDA技術在數字電子技術實驗中的應用[J].實驗科學與技術，2011（1）：8⁃10.

[2] 陸楨，紀志成，沈艷霞.96單片機生成SPWM的軟硬件策略[J]. 無錫輕工大學學報，2000，19（3）：287⁃291.

[3] 潘松，黃繼業.EDA實用教程[M].北京：科學出版社，2002.

[4] 侯伯亨，顧新.VHDL硬件描述語言與數字邏輯電路設計（修訂版）[M].西安：西安電子科技大學出版社，1999.

第4篇：電源電路設計范文

關鍵詞:電阻電容電感參數性能

電阻、電容、電感作為常見的電路元件,在任何電路中幾乎都能看他們的存在。由于這些電子元件太普通,以至于電路設計者在進行電路設計時一般只關心其基本的參數,即電阻阻值,電容容量,電感感量,而對其他的參數卻不太關心甚至忽略了,因此往往會出現這樣的現象,雖然電路設計原理正確,但在把電路圖紙轉化為實物以后,經常出現一些意想不到的現象,但又很難找出出現故障的原因。該文將通過幾個實例分析,簡要的介紹一下基本電子元件電阻、電容、電感在實際電路設計中進行選擇的基本常識。

1電阻的選擇

1.1電阻的分類及特點

電阻主要有四種,碳膜電阻,線繞電阻,金屬膜電阻,金屬氧化膜電阻。碳膜電阻穩定性良好,負溫度系數小,高頻特性好,受電壓和頻率影響較小,噪聲電動勢較小,阻值范圍寬,但精度不高。線繞電阻具有較低的溫度系數,阻值精度高,穩定性好,耐熱耐腐蝕,主要做精密大功率電阻使用,缺點是高頻性能差。金屬膜電阻比碳膜電阻的精度高,穩定性好,溫度系數小。金屬氧化膜電阻在高溫下穩定,耐熱沖擊,負載能力強。

1.2案例分析

如圖1所示電路,該電路是一個常見的濾波電路,在設計中電阻R的功率為1/16瓦,該電阻在此電路中的作用主要是衰減電路中的噪聲,但在實際運行中,經常出現電阻爆裂的現象,經過測試,造成該現象的主要原因是在設計中只關注了電阻阻值,而忽視了對電阻額定功率的選擇。1.3電阻選擇要點在選擇電阻時,首先考慮的是電阻阻值的大小,這可以通過計算得到。由于電阻上有電流通過,因此電阻會消耗功率,為了保證電路的可靠運行,這時還需要考慮電阻的額定功率,特別是在功耗高的支路上,電阻額定功率的選擇尤為重要,否則很容易損壞電阻。在一般的電源電路和其他設定器件工作參數的電路中,如電源電路中的電壓或電流取樣電阻,在晶體管放大電路中用于設置電路工作點的偏置電阻等,為了保證電路的穩定工作,對相關電阻的精度要求將會大大提高,在這種情況下一般應選用金屬膜電阻或金屬氧化膜電阻。對于繞線電阻,雖然精度高,但分布參數較大,不適合用于高頻電路中。

2電容的選擇

2.1電容的分類及特點

陶瓷電容:用高介電常數的鈦酸鋇一氧化鈦擠壓成圓管、圓片或圓盤作為介質,并用燒滲法將銀鍍在陶瓷上作為電極制成,體積小,價格低,穩定性好,但容量較低。鉭電容:使用鉭作為介質,是一種電解電容,但不使用電解液,適合在高溫下工作。其特點是溫度特性好,適宜于小型化。主要缺點是耐壓耐電流能力較弱。鋁電解電容:鋁電解電容是由鋁圓筒做負極,里面裝有液體電解質,插入一片彎曲的鋁帶做正極制成。它的特點是容量大,但是漏電大,穩定性差,有正負極性,適宜用于電源濾波或者低頻電路中。

2.2電容的主要作用

從電容的容抗公式Z=1/ωC可以看出,信號頻率和電容容量都會影響其阻抗的大小,正是基于此原因,電容的一個重要作用就是濾波,幾乎所有的電源電路中都會用到。從理論上說,電容越大,阻抗越小,通過的頻率也越高。但實際上超過1uF的電容大多為電解電容,有很大的電感成份,所以頻率高后反而阻抗會增大。有時會看到有一個電容量較大的電解電容并聯了一個小電容,這時大電容通低頻,小電容通高頻。電容的第二個主要作用就是起旁路作用,旁路電容為本地器件提供能量的儲能器件,它能使穩壓器的輸出均勻化,降低負載需求,就像小型可充電電池一樣,旁路電容能夠被充電,并向器件進行放電。電容的第三個主要作用是起去耦作用,避免電路間的耦合干擾。

2.3案例分析

如圖2所示電路,在少量數據處理時,電路工作正常用,而一旦出現大數據處理,偶爾會發生數據丟失現象。在一般情況下,可能會認為是時鐘或CPU出了問題,但實際上在此電路中并非如此。測量CPU供電引腳,發現紋波電壓很高,最后在該引腳增加兩個小電容以加強濾波作用,此時數據丟失現象即消失。

2.4電容選擇要點

陶瓷電容體積小、穩定性好,但容量小,適用于高頻濾波。鉭電容溫度穩定性好,容值較大,耐壓耐流能力弱,適用于高頻濾波。鋁電解電容容量大,耐壓高,但精度差,適用于低頻波波。另外還需要特別關注電容的阻抗與頻率變化的關系,事實上,一個電容器可等效成R、L、C二端線性網絡,不同類型的電容器其等效參數R、L、C的差異很大,等效電感大的電容器(如電解電容器)不適合用于耦合、旁路高頻信號,等效電阻大的電容器不適合用于Q值要求高的振蕩回路中。

3電感的選擇

3.1電感的作用

由電感的阻抗公式Z=ωL可知,頻率越高,電感的阻抗越高,而對直流的阻抗為零,因此電感的一個基本作用就是通交流阻直流。另外由于電感是由導線繞制而成,由法拉弟電磁感應定律可知,當通過電感的電流發生變化時,電感將產生感應電動勢,從而阻礙電流的變化,所以電感具有保持器件電流穩定的作用。最后電感還有濾波的作用。

3.2案例分析

如圖3所示電路,電源電壓紋波較大,該電路中的LC濾波器本是用于濾波的,然而正是由于這個LC濾波器,導致了電路發生了諧振,該諧振信號疊加在輸出電壓上,從而使輸出電壓紋波增大,把濾波電感去掉,輸出電壓上幾乎波有紋波電壓。

3.3電感選擇要點

電感與電容構成低通濾波器時,要防止噪聲頻率點與諧振頻率點的重合,以免產生共振。電感串聯在電源電路中,要考慮電感器件的壓降。信號線上的電感,要注意其品質因數與頻率的關系,電源電路上使用的電感,要注意其直流電阻,額定電流大小等,特別需要強調的是在選電感時,首先應明確其使用頻率范圍,鐵芯線圈只能用于低頻,一般鐵氧體線圈、空心線圈可用于高頻。

4結語

電阻、電容、電感作為基本的電子元件,他們的性能參數對電路的正常工作有極大的影響。該文通過幾個簡單的案例分析,說明在電路設計時不能簡單的只考濾電阻阻值、電容容量、電感感量,為了提高電路的工作質量及電路工作的穩定性還需要考慮其他的參數,并簡單的說明了選型的基本原則。

參考文獻

[1]王劍宇.高速電路設計與實踐[M].北京:電子工業出版社,2010.

[2]張金.電子設計與制作100例[M].北京:電子工業出版社,2009.

第5篇：電源電路設計范文

關鍵詞:電源抑制比;低壓差線性穩壓器;電壓增益;頻率補償

Design of A Low-dropout Regulator with High PSRR

YUAN Xiao-bo1,XU Dong-ming1,2,XIE Qing-sheng2

(1. Department of Information and Communication Engineering,Xi’an institute

of post and telecommunication,Xi’an710061,China;

2.Xi’an Supermicro Electronics Co.,LTD,Xi’an 710061,China)

Abstract:Power supply rejection ratio(PSRR)is one of the most important performance indexes in power management circuit, which reflects the sensitivity of the circuit to the power noise. To restrain the influence of the noise of the circuit, a high PSRR is needed. A low-dropout regulator with high PSRR is presented in this paper.

Key words: PSRR; LDO regulators; voltage gain; frequency compensation

1引言

隨著電子產品的不斷發展,電源管理解決方案不斷追求高效率、小面積、低成本。而LDO(Low Drop out)線性穩壓器由于具有結構簡單、成本低廉、低噪聲、低功耗及較小的封裝尺寸等突出特點,已廣泛應用于各種移動電子系統中,如筆記本計算機、蜂窩電話、尋呼機、PDA等。它能夠大大地降低輸出晶體管的飽和電壓,使得輸入電壓可以非常接近輸出電壓,從而降低了功率消耗,延長了電池壽命。

本文對典型LDO電路的PSRR進行了分析,并在此基礎上設計了一種具有高增益和高PSRR的LDO電路,并采用miller補償技術使電路具有高的穩定性和瞬態響應[1]。

2傳統LDO電源抑制比分析

如圖1是簡單的LDO模型。本文將先對這個模型進行分析,然后在此基礎上進行設計。首先對公式中出現的參數進行介紹:Av是LDO的開環增益,β是反饋系數,Zo是輸出到地的等效電阻,Zo-reg是反饋環路的輸出電阻, Ro-passs是Mp的輸出阻抗。由圖1可以得到:

根據《CMOS模擬集成電路設計》中所提出PSRR的計算方法,如圖2所示的簡單等效模型,PSRR[2]可以寫為:

由式(3),對以下情況分析:

DC及低頻時的PSRR:在低頻時環路增益很大,因此可以不必考慮Zo,可以得到式(4):

中頻時的PSRR:從誤差放大器主極點開始到LDO環路增益下降到1(即到單位增益頻率)這段中頻范圍內,可由Av-ac(Av-ac是電路的交流小信號增益)代替Av:

由式(5)可以看出PSRR會在第一個極點開始下降并且會一直下降,直到單位增益頻率(UGF)。原因在于環路輸出電阻隨頻率的增大而減小。

高頻時的PSRR:ZCo在高頻時開始小于RL,PSRR可寫為式(6):

當頻率更高時:ZCo可認為AC短路及Co很小,可以得到式(7):

從上面的典型LDO分壓模型來描述LDO的PSRR,可以知道LDO環路響應主極點后PSRR開始下降,隨后PSRR由環路增益、單位增益頻率、輸出極點以及寄生電阻(ESR)零點決定。PSRR的帶寬是以犧牲直流PSRR為代價的,但可以通過采用兩級放大器以得到高增益和理想的帶寬。下面將對實際電路增益的頻率響應進行分析,以達到高的PSRR和帶寬。

3改進型LDO電路設計

誤差放大器設計的難點是頻率補償。一般的誤差放大器都是多極點結構,為了使系統穩定,并提供快速的環路響應,必須對電路進行頻率補償。傳統的LDO設計是通過用外接電容的串聯電阻引入一個零點,來抵消一個極點的辦法來達到環路穩定[3]的。但是傳統的LDO頻率補償有以下幾個缺點:首先,由于主極點值與負載電阻成正比,所以輸出電流的變化會改變環路帶寬;其次,輸出電容的寄生電阻容易受溫度等的影響,使得零點與極點的抵消失效,所以穩定性變差[4]。

針對這些缺點,本文提出了一種動態Miller頻率補償結構,圖3是其電路結構圖。Vfb 是反饋信號,Vref 來自帶隙基準,第1級用為誤差放大器;第2級也是一個放大器,增加電路環路增益,使電路能驅動阻值低的負載;采用PMOS 晶體管Mp作為調整管是輸出級,來提供足夠低的輸入輸出壓差;輸出直接反饋到誤差放大器輸入端。

其中電流采樣電路是由Mp、Mps、M1、M2組成的,設計時M1的偏置電流很小而M2的W/L很大,使得M1和M2都工作在亞閾值區附近,因而VSG_M1≈VSG_M2≈VTH,采樣管M2的漏端電壓等于輸出電壓Vout。因此Mps和Mp的源漏柵電壓均相等,所以此采樣電路有很高的采樣精度。

在圖3中,晶體管M8工作在線性區,可以看成一個阻值隨負載電流變化的線性電阻。假設其等效電阻為rM8,則rM8、Rc和Cc可以在誤差放大器的開環傳遞函數中產生一個隨負載變化的零點,這個零點可以用來抵消同樣隨負載變化的輸出極點。而Miller電容C的極點分裂作用可以將主極點移到第1級的輸出上,并把一個附加極點推向高頻。Cc和CM是補償電容,在這里附加電阻Rc是因為單獨的rM8不能提供足夠大的電阻來補償和抵消輸出極點。

忽略電路中的次要寄生參數,從上面的LDO簡化電路圖可以得出總的電壓增益以及每一級的電壓增益,如式(8)、(9)、(10)、(11)。Av是電路的總增益,三級放大器的增益分別用A1、A2、A3表示,它們的跨導則分別用gma、gmd、gmp表示,前兩級的輸出電阻為Roa和Rod。

隨著負載電流的增大電路增益降低。

需要說明的是,此電路設計中輸出外接電容Co和等效串聯電阻較小,在此基礎上分析電路可得到以下結果,有三個極點以及兩個零點:

通過對電路的仔細設計,把P3推向高頻;用rM8,Rc和Cc在誤差放大器的開環傳遞函數中產生一個隨負載變化的零點Z2,Z2可以用來抵消同樣隨負載變化的輸出極點P2。這樣可以得到一個穩定的環路響應。仿真波形如圖4,在負載為10 mA和100 mA時相位裕度[5]都為55°左右,帶寬大于100 kHz。

通過對LDO的增益的頻率響應和PSRR分析,可以得到以下結論:本文采用的三級運放能夠得到高的增益的同時又保證了足夠的相位裕度,因此可以達到較高的PSRR,PSRR和增益的關系由下圖5可以看出:在低頻時可以達到90 dB的PSRR,和環路DC增益相當(電路中輸出直接反饋到輸入端,也就是說反饋系數β為1,這樣又提高到電路的低頻PSRR),當到UGF時PSRR為最低,隨后有稍許好轉。

本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文

當LDO為數字電路供電時,由于數字電路工作狀態不斷發生變化,導致LDO負載電流的變化。LDO 的輸出電壓也會產生瞬時的跳變上沖(或下沖) ,也就是產生超調現象。這是由于負載的跳變,這里就引入了負載調整量的問題。本文所提出的電路因為有較好的頻率響應,以及附加了額外的電路來增大調整管的充放電電流(這部分電路未在電路圖中給出),使得電路能夠這里不做詳細的討論,只給出仿真結果。

圖6是在1 ns時負載電流Iout=100 mA ~ 1 mA電路的瞬態響應,可以看到輸出電壓僅有25 mV的跳變并且沒有振鈴現象。圖7是在1 ns時負載電流Iout=1 mA ~ 100 mA電路的瞬態響應,輸出電壓的跳變也僅有35 mV。

4結論

本文以設計輸出電流為100 mA的高穩定、高電源抑制比線性穩壓器LDO為目標,采用了三級放大器結構來增大環路增益,利用工作在線性區的MOS管具有的壓控電阻特性,構造零點跟蹤電路以

(下轉第87頁)

抵消隨輸出電流變化的極點,并采用了改進型的Miller補償方案使電路系統具有55°的相位裕度。通過對LDO的PSRR分析,在此基礎上實現了較高的PSRR和較好的帶寬。

參考文獻

[1]陳東坡,何樂年,嚴曉浪.一種低靜態電流、高穩定性的LDO線性穩壓器[J].電子與信息學報,2006,Vol.28,No.8:5-8.1527-1529.

[2]Phillip E. Allen.《CMOS模擬集成電路設計》[美]. 北京:電子工業出版社,2005,252.

[3]Kwok K C, Mok P K T. Pole-zero tracking frequency compensation for low dropout regulator. IEEE International Symposium on Circuits and Systems, Arizona: Scottsdale, May 2002, vol. 4: 735-738.

[4]Rincon-Mora G A, Allen P A. A low-voltage, low quiescent current, low drop-out regulator. IEEE J. of Solid-State Circuits, 1998, 33(1): 36-44.

[5]Leung K N, Mok P K T. Analysis of multistage amplifier-frequency compensation. IEEE Trans. on Circuits Syst. I: Fund. Theory Appl., 2001, 48(9): 1041-1056.

作者簡介

袁曉波,碩士研究生,研究方向:通信專用集成電路與系統設計;

徐東明,教授,碩士生導師,主要從事集成電路設計與研究;

第6篇：電源電路設計范文

1、印制電路板設計的布局原則：

設計印制電路板(PcB)首先要考慮其尺寸大小，PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后再確定特殊元件的位置。最后，根據電路的功能單元，對電路的全部元器件進行布局。

1.1在確定特殊元件的位置時要遵守以下原則：

(1)盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近.輸入和輸出元件應盡量遠離。

(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。

(3)重量超過15g的元器件應當用支架加以固定，然后焊接。那些又大又重、發熱量多的元器件，不宜裝在印制板上，而應裝在整機的帆箱底板上，且應考慮散熱問題，熱敏元件應遠離發熱元件。

(4)對于電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印制板上方便于調節的地方；若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。

(5)應留出印制扳定位孔及固定支架所占用的位置。

1.2根據電路的功能單元.對電路的全部元器件進行布局時，要符合以TN則：

(1)元器件的布局首先要考慮的一個因素就是電性能，把連線美系密切的元器件盡量放在一起，尤其對一些高速線，布局時就要使它盡可能地短，功率信號和小信號器件要分開。按照電路的流程安排各個動能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。

(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。

(3)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。長寬比為3：2或4：3。電路板面尺寸大干200x150mm時，應考慮電路板所受的機械強度。

2、印制電路板設計的布線原則：

(1)輸入輸出端用的導線應盡量避免相鄰平行。最好加線間地線，以免生反饋藕合。

(2)印制導線的最小寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm、寬度為1～15mm時.通過2A的電流，溫度不會高于3℃，因此導線寬度為1.5mm可滿足要求。對于集成電路，尤其是數字電路，通常選O.02～0.3mm導線寬度。當然，只要允許，還是盡可能用寬線，尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數字電路，只要工藝允許，可使間距小至5～8mm。

(3)印制導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀，這樣有利于排除銅箔與基板間粘合劑受熟產生的揮發性氣體。

3、焊盤設計原則：

焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊，焊盤外徑D一般不小于(d+1.2)mm，其中d為引線孔徑。對高密度的數字電路，焊盤最小直徑可取(d+1.0)mm。

4、抗千擾設計的原則：

4.1電源線設計根據印制線路板電流的大小，盡量加粗電源線寬度，減少環路電阻，并使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。

4.2地線設計的原則：

(1)數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開。低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地。高頻電路宜采用多點串聯接地，高額元件周圍盡量用柵格狀大面積地箔。

(2)接地線應盡量加粗。若接地線用很細的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2～3mm以上。

(3)接地線構成閉環路。數字電路組成的印制板，其接地電路布成閉合環路，能有效提高抗噪聲能力。

4.3 PCB設計的常規做法之一是在印制板的各個關鍵部位配置適當的退藕電容，退藕電容的一般配置原則是：

(1)電源輸入端跨接10―100ul的電解電容器。如有可能，接100uF以上的更好。

(2)原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4～8個芯片布置一個1～10pF的膽電容。

(3)對于抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退藕電容。

(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。

(5)在印制板中有接觸器、繼電器、按鈕等元件，操作它們時均會產生較大火花放電，必須采用Rc電路來吸收放電電流。一般R取1～2K，c取2.2―47UF，另外，CMOS的輸入阻抗很高，且易受感應，因此對不使用端，要接地或接正電源。

5、高頻電路設計原則

5.1在高頻下工作的電路，要考慮元器件之間的分布參數。

一般電路應盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產。高頻電路往往集成度較高，布線密度大，采用多層板是降低干擾的有效手段。合理選擇層數能大幅度降低印制板尺寸，能充分利用中間層來設置屏蔽，更好地實現就近接地，有效地降低寄生電感，有效縮短信號的傳輸長度，能大幅度降低信號間的交叉干擾等等。所有這些都能有效提高高頻電路的可靠性。

5.2高頻電路布線的引線最好采用壘直線，需要轉折，可用45度折線或圓弧轉折，減少高頻信號對外的發射和相互問的耦合。

5.3高頻電路器件管腳間的引線越短越好，高頻電路器件管腳間的引線層間交替越少越好，高頻電路布線要注意信號線近距離平行走線所引入的“交叉干擾”，若無法避免平行分布，可在平行信號線的反面布置大面積“地”來大幅度減少干擾。盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線>電源線>信號線，

5.4對特別重要的信號線或局部單元實施地線包圍的措施，各類信號走線不能形成環路，地線也不能形成電流環路。

5.5每個集成電路塊的附近應設置一個高頻退耦電容。

第7篇：電源電路設計范文

關鍵詞：LED節能燈；電路設計；元器件

節能減排是我國當前首要關注問題，在全球生態環境日漸惡劣，能源危機逐漸加大的情況下，如何合理利用有效資源問題值得人類深思，就我國目前能源利用形勢而言，要想有效降低國家電能消耗，就要大力推廣使用綠色光源，LED節能燈正以其綠色環保的設計逐步進入了人們的視野，贏得了人們的喜愛，為社會發展起到了巨大的推動作用。LED節能燈與傳統的白熾燈不同，LED節能燈的發光二極管主要有三種光線混合產生，二極管通常由半導體、電極引線與管殼構成，具有單項導電性，在照明產業中起著重要的作用。目前我國關于LED節能燈標準方案的出臺將進一步推動我國半導體照明體系的建立。

1 LED發光原理

LED節能燈采用的發光二極管是由GaP、GaAs等半導體組合而成，其核心構造為pn結，發光二極管不僅具有一般pn結構的特性，能夠進行正、反向導通，還可以在一定條件下產生光照。在正向電壓下，電子從N區進入P區，空穴由P區進入N區，進入對方區域的少子與多子復合發光，產生光照，如圖1所示。

2 LED節能燈電路結構及連接方式

2.1 電路結構

如圖1所示，LED照明電路結構主要由30-40個LED燈進行串聯，燈的數量可以隨需求增加。

LED節能燈通常使用220V交流電，讓其經過降壓電容降壓后進行全橋整流，再通過濾波器經限流電阻R3給LED燈提供恒流電源。經降LED燈額定電流為18mA±，因此，LED節能燈的安裝也通常采用杯矩形式進行，為其提供更好的散熱。

2.2 連接方式

LED節能燈采用全部串聯方式，如圖3所示，將多只LED正負極連接成串，串入限流電阻R，并且通過每只LED燈的工作電流相同。LED燈的串聯要求驅動器能夠輸出較高的電壓，若LED的一致性相差較大，分配在其兩端的電壓也會有所差異，通過LED的電流相同，則LED燈亮度一致。通常有一顆LED燈因為質量原因導致短路時，電路由于采用了穩壓方式進行驅動，驅動器的輸出電壓不變，在分配時剩余的LED燈兩端的電壓則會加大，容易引起損壞。但采用恒流串聯方式驅動LED燈電流，就可以有效避免剩下的LED燈被升高電壓損壞。

3 LED節能燈元器件的選擇

（1）LED節能燈一般選用高亮度白光二極管，電壓保持在3.0-3.6之間。圖1以40顆LED節能燈為了，每盞燈的電壓數為3V，總電壓數為120V。

（2）R1為電源進線中的一個300Ω/2W-5W的串聯電阻，可以有效減少電路短路故障，避免故障擴大化，還可以便于測量電壓計算電路消耗功率。

（3）C1為整個LED燈運作帶去電容降壓，利用電容在交流信號的一定頻率下產生的容抗來限制LED等的最大工作電流，如在50Hz的工頻下，11uF電容產生的容抗大約為3180Ω，當220V的電壓在電容器兩端進行流通，其最大電流可產生至70mA，盡管有電流通過，但在電容器上不會進行消耗，電容達到理想度，其流動電流為虛部電流，所做功則為無功功率。

（4）R3為限流電阻，一般在5K左右，防止電路電壓和溫度升高，限制LED電流。C2為濾波電容，能夠對從C1通過的充電電流產生緩沖作用，減少電流對LED電路的損耗，要采用耐壓250V以上的電容。C2是濾波電容，開燈的瞬間因為C1的存在會有一個很大的充電電流，該電流將會對LED產生損傷，有了C2的介入，開燈的充電電流完全被C2吸收起到了開燈防沖擊保護，濾波電容要用耐壓250v以上。

4 結論

綜上所述，LED節能燈能夠有效節約能源、高效照明，其損耗小、使用壽命長、綠色環保、安裝方便等特點也逐漸得到了人們的親睞，越來越多的人開始使用LED照明燈，為照明產業帶來了新的商機。而LED作為一種新型的節能環保的照明產品，其設計必定會成為未來照明產業主流發展的必經之路。

[參考文獻]

第8篇：電源電路設計范文

關鍵詞：張江園區；集成電路設計；企業

中圖分類號：F270 文獻標志碼：A 文章編號：1673-291X（2013）12-0026-04

自1958年美國德克薩斯儀器公司發明了世界上第一塊集成電路以來，作為電子信息行業的核心和基礎，集成電路產業規模迅速擴大，技術水平突飛猛進，這是技術驅動和市場拉動雙重合力的結果。雖然集成電路制造業依然是這個產業鏈的中流砥柱，但值得注意的是近年來設計業異軍突起。張江集成電路產業的發展特點無疑也暗合了這樣的趨勢。雖然張江集成電路設計、制造、封裝測試和設備材料四業均保持了平穩快速的增長態勢，但設計業充分顯示了先導性行業的活力，成為整個產業鏈中增長最快、占比上升最明顯的行業。

一、張江集成電路設計企業的發展優勢

集成電路產業是張江高科技園區的主導產業之一。該產業鏈的形成肇始于2000年底第一家晶圓代工企業——中芯國際的投資建設。一大批芯片設計、制造、封裝、測試及設備材料等上下游企業，在張江 “產業鏈”發展思路和以創新帶動園區建設的主導思想下快速集聚張江，展訊、華虹、格科微、昂寶、AMD、Nvidia和Marvel等一批國內外著名設計企業經歷了多年的快速發展，在移動通訊、3G/4G手機芯片、高清數字電視、智能標簽、綠色電源、數字多媒體等芯片設計領域形成了獨特的發展優勢，主要表現在：

（一）技術水平加速提升

作為產業鏈中技術含量最高的設計業，生存和發展的根本動力在于技術創新。

張江園區一批具有競爭力的自主創新設計企業，通過技術創新和商業模式創新已成為各自細分領域的引領者，部分領軍企業設計研發的產品已達到國際先進水平。2011年初，展訊推出了全球首款40nm低功耗商用TD-HSPA/TD-SCDMA多模通信芯片，這款芯片的研制成功，標志著張江園區手機芯片設計水平首次達到世界一流水平。又如深迪半導體開發的一款陀螺儀產品—SSZ030CG，標志著第一款具有中國自主知識產權的商用MEMS陀螺儀的誕生，打破了歐美及日本對這一高科技領域的技術壁壘。

經過多年的努力，張江集成電路設計企業相繼實現了技術乃至應用領域的新突破。設計企業研發的基帶、射頻、圖像傳感器、功率放大器、能源計量等20多類芯片被廣泛應用于手機、智能卡、數字電視、汽車電子、智能電表和水表等消費電子和工業電子領域。越來越多的設計企業從單一的技術或產品開發向系統方案集成和終端產品開發轉變。

（二）銷售收入持續增長

張江集成電路設計企業已由初創期轉入成長期，持續快速增長正是IC設計企業進入成長期的重要標志。

2010年，在全球和國內集成電路產業全面復蘇的背景下，張江設計業呈現全面爆發式的增長，實現銷售收入66.1億元，同比增長56%。2011年，即使在半導體行業不景氣的情況下，張江設計業依然實現銷售收入95.7億元，首次超過芯片制造業，同比增長44.8%，是四業中增速最快的行業，遠高于國內30.2%的平均增速。占上海的比重由2010年的58.4%上升為64.1%，占全國比重由18.2%上升至20.2%。

自2004年張江出現首家超億元的設計企業（上海華虹集成電路有限責任公司）以來，每年超億元的設計企業數量不斷增加，2012年已達10多家。其中最為突出的是展訊公司，2011年銷售收入在上一年猛增238%的基礎上再次翻番，達到42.88億元，增速居全球前25大集成電路設計企業首位。

（三）資源整合步伐加快

并購重組現已成為設計企業在短期內快速實現業務整合，彌補技術短板的最佳方案，這也是世界集成電路發達國家和地區的普遍規律。

張江集成電路設計企業順應國際半導體行業及相關領域兼并重組的發展趨勢，通過產業鏈上下游企業間的并購重組，克服單一企業進入市場的障礙，加速進入高端芯片市場。例如聚辰半導體與美凌微電子以股份置換的方式進行合并，發揮雙方在智能卡芯片、模擬和混合信號集成電路產品方面的優勢，融合數字和模擬技術，打造國內模擬IC市場的巨頭。再如銳迪科在布局基帶芯片領域的同時，獲得泰鼎一項IP特許和開發協議，可以開發生產和銷售派生版本的數字電視SOC平臺，這也意味著銳迪科將進入數字電視市場。

張江集成電路設計企業通過兼并重組，實現強強聯合，既保存了企業實力，延伸拓寬了產業鏈；又推動了企業做大做強，增強了市場競爭力。

二、張江集成電路設計企業的發展瓶頸

張江園區是中國集成電路設計企業最為集中，技術水平相對較高，所有制形式最為多樣化的產業基地。但在張江落戶的設計企業，總的來說，還處于成長階段，企業規模小，盈利能力不足，產品線單一，缺乏核心技術和自主品牌。張江大多數設計企業發展后勁乏力的主要原因在于：

（一）政策限制挫傷企業發展活力

政策支持在集成電路產業發展中的重要作用不言而喻。2000年的國發18號文開啟了國內集成電路產業發展的黃金十年。但近年來，政策的諸多限制，抑制了芯片設計企業乃至整個產業鏈的良性發展。

首先，由于財稅[2000]25號文對“集成電路設計企業”的定義，導致許多設計企業在工商登記后，稅務機關不認可其為生產型企業，拿不到加工手冊，無法實現出口退稅。當設計企業設計的芯片需要在境內加工時，只能通過境外公司下訂單，并通過國外公司銷售。而張江的設計企業僅僅成了設計中心。

其次，中國自2005年4月1日起停止執行財稅[2002]70號第一條即增值稅實際稅負超過3%的部分實行即征即退政策，致使設計企業在尚未銷售產品前，須先交付芯片制造、封裝和測試等各個加工環節17%的增值稅，從而造成設計企業流動資金周轉困難。而其他采用增值稅制的國家和地區，如新加坡為3%，中國臺灣為5%，韓國為10%，都較國內低。設計企業為了避免資金占壓，只能迂回境外下單加工。此外，由于進口芯片可以免稅，境內客戶便不愿采購境內設計企業芯片，造成境內設計企業不能實現本土銷售。

張江一批設計企業因受政策影響，在完成設計后不得不轉移到境外生產和銷售，造成銷售額、利潤和稅收大量流向境外，使張江的芯片代工企業和封裝測試企業得不到設計企業的訂單支持，既阻礙了以設計企業為“龍頭”推動集成電路產業全面發展的趨勢，也使國家稅收遭受巨大損失。

（二）融資困難束縛企業發展規模

集成電路產業是一個技術密集、資金密集和人才密集的產業，對于投融資環境的要求較其他產業更為迫切。然而，集成電路設計企業的特殊性，使其融資之路較其他產業更為艱難。

首先，中國的投融資渠道比較單一，國內銀行體系重點關注的是回報率穩定、資產風險小的行業和大型國有企業。而大多數設計企業無廠房、設備等固定資產，其資產輕、規模小、歷史短的特征，不符合傳統意義上的銀行放貸標準。近年來，雖然有些銀行推出了以知識產權等無形資產獲取信用貸款的金融產品，但由于知識產權質押登記流程長，耗時久，加上一般高新技術較為尖端，其市場價值和發展前景難以為金融機構人員理解和評估。銀行為了規避自身風險，不愿從根本上突破現有的評估模式，所以真正通過知識產權質押獲得銀行貸款的企業少之又少。

其次，雖然設計企業可以選擇國內或海外上市，但國內上市門檻高，使眾多設計企業望而卻步。如主板市場需要連續三年盈利，中小板需要連續兩年盈利，創業板需要最近三個會計年度凈利潤均為正數，且累計超過3 000萬元。而海外上市手續復雜、成本高，加上國際影響力不夠，能夠成功上市的僅屬業中翹楚，中小型設計企業根本無法企及。此外，雖有政府扶持資金，但審核周期長，有時要超過一年，根本無法在企業最需要資金的時候雪中送炭。

融資困難一方面使眾多的設計企業發展規模受阻；另一方面無力投入高新技術研發，致使產品附加值不高，只能在國內低端產品市場競爭，前景堪憂。

（三）人才缺失制約企業發展潛力

集成電路設計業是產業鏈中人才密集度最高的行業，如何更好地利用現有人才激勵政策、戶籍政策來吸引人才，留住人才，用好人才，是助推設計企業發展的關鍵。

一般來說，集成電路設計企業引進的研發高端人才大多來自海外，收入相對較高。然而根據中國現行的個人所得稅法的相關規定，這些人才收入的征稅率相較于其在國外繳納的所得稅來說要高出許多。據統計，一位年薪10萬美元的美籍工程師，按照美國稅法以及其撫養子女、購房貸款和贍養父母的抵扣規定，其實際繳納的總稅率僅為10%～15%。而按照中國個人所得稅法，實際繳納的總稅率至少達35%，根本不利于設計企業高端人才的引進，也降低了該類人才留在國內發展的穩定性。

同時，受上海戶籍制度的限制，許多優秀的外地人才被拒之門外。雖然有居住證制度，但與戶籍享有的權利和保障存在明顯差異，尤其在子女教育問題上。更重要的是居住證遠沒上海戶籍那樣讓人產生安全感與歸屬感。許多優秀的外地人才只能到上海周邊地區——戶籍政策門檻相對較低的蘇、杭州等地，尋找個人價值的發展空間。此外，上海作為全國最發達的現代化城市，生活成本居高不下。根據英國經濟學人智庫最新一期“全球生活成本指數”排行榜，上海已與紐約基本看齊，大陸第一，全球第三十，遠高于內地城市的生活成本，不僅令未來者望而卻步，也令已居者萌生去意。

上海日趨緊張的用人環境和設計企業成倍增長的人才需求形成巨大的供需矛盾，招聘人才難，人才流失嚴重已成為制約設計企業發展不容忽視的關鍵因素。

三、張江集成電路設計企業發展策略

集成電路設計業是集成電路產業中最具活力和最富發展潛力的行業，是集成電路產業技術水平的集中體現，也是中國集成電路產業發展的重中之重。如果設計業發展滯緩，不僅牽制集成電路市場的擴展，也嚴重影響芯片制造和封裝測試等整個產業鏈的發展與穩定。因此，采取一些有突破性的措施來迅速改善集成電路設計業的現狀，對推動集成電路整個產業鏈的發展十分重要。

（一）構建以設計企業為“龍頭”的集成電路產業鏈保稅監管新模式

首先，將設計企業視同于將產品制造外包的集成電路生產型企業，使其可以享受產品出口退稅，鼓勵設計企業將流片加工和銷售重返境內。目前，集成電路生產制造有兩種方式，一種是英特爾、德州儀器公司等企業采用的IDM（集成器件制造商）方式；另一種是以垂直分工為主要特征的集成電路產業鏈方式，主要由集成電路設計公司（Fabless）、芯片代工企業（Foundry）、封裝測試企業（Assembly&Testing）分別完成。中國臺灣地區、新加坡、韓國等均是通過后一種方式參與集成電路產業的國際分工。中國集成電路產業也是借助于這種方式得以迅速崛起。因此，對集成電路設計企業的認識不應僅停留在設計服務層面上。實際上，Fabless才是集成電路設計企業的主流商業模式。Fabless的準確含義是沒有芯片廠的半導體公司。如果在政策層面能夠將設計企業定位于生產型企業，設計企業享受免抵退政策也就順理成章了。

其次，參照臺灣新竹的成功經驗，將集成電路產業進行全程保稅，即保關稅和增值稅。對經認定的集成電路企業，無論是集成電路設計、生產、封裝、測試企業還是集成電路設備和原材料生產企業，在其從事集成電路產業相關經營活動中，給予保稅政策。當這些企業的產品實現國內銷售，就按國內銷售征稅；若產品出口，則免于征稅。如果張江集成電路產業能夠參照國際通行做法，對設計企業設計的芯片在生產加工過程中不征收增值稅，那么它對帶動芯片制造、封裝測試、設備制造和軟件開發等各個環節的跨越式發展有著不可估量的作用，它可以使整個產業鏈上繳給國家的稅收呈幾何級、跳越式增長。

（二）搭建投融資專業化金融服務平臺，助力設計企業發展騰飛

首先，根據張江設計企業特性和發展階段，開發多層次、多品種的金融產品，以適應不同特點和階段的企業融資需求。對于處在研發階段的初創型企業，引入張江小額貸款、融資租賃和融資擔保等；對于產品處于研發階段的企業，則從“投貸聯動”入手，引入私募基金、風險投資等。同時，加大推進張江已經實施的“銀政合作”項目，按照“風險共擔、限額補貼、征信先行、專業運作、監管創新”的原則，以企業融資信用信息征集為基礎，不斷引入多家商業銀行共同參與，支持銀行擴大放貸規模，對解決企業融資問題有突出貢獻的機構給予風險補償和獎勵。一方面，銀行通過提高抵押融資比例、豐富質押融資手段、加快審批速度、優化信貸結構，為企業提供銀行融資；另一方面，政府通過風險共擔、梯度獎勵等激勵措施，增強銀行放貸信心。有了政府的擔保抵沖壞賬額度，銀行的放貸規模成倍放大，一些原本不符合銀行放貸條件的企業可以因此得益，從而解決設計企業在發展過程中的融資難題。

其次，幫助設計企業進入多層次資本市場，促使企業創新與資本運作有機結合。對有改制上市意愿的企業，邀請券商等專業中介機構進行不同資本市場的專題培訓或上門個別輔導，從公司治理、內部控制、股權激勵、商業模式設計等多角度全面分析企業發展之路，有針對性地幫助企業提高上市融資實務操作技能，使之充分了解企業自身發展現狀，選擇最佳上市板塊。尤其是要幫助設計企業充分認識到“新三板”作為多層次資本市場的組成部分，可成為有創新能力和發展潛力企業可持續發展的重要加速器。同時，鼓勵設計企業進入OTC中心掛牌交易，對交易各方給予引導和支持，為科技型企業早期融資創造條件。

（三）推動創新人才政策，營造聚才、育才、用才的良好環境

首先，以張江建設國家自主創新示范區為契機，推進和落實“張江創新十條”政策。設立以國資為導向的“代持股專項資金”，實施股權激勵。對符合股權激勵條件的團隊和個人，給予股權認購、代持及股權取得階段所產生的個人所得稅代墊等資金支持。推行“張江聚才計劃”，加速高端人才集聚。建立以市場化的角度、企業家的眼光為導向的全新人才評價方法，以實踐和貢獻為出發點來衡量人才。設立“張江創新人才獎勵資金”，通過評價方式、評價標準和激勵方式的創新幫助企業吸引和留住關鍵、骨干人才。還可借鑒一些國家或地區的做法，對貢獻大和特別急需的高層次人才，實施個人所得稅補貼、個人購房貸款貼息及年度嘉獎等激勵政策，來加大企業吸引人才，留住人才的法碼。

其次，不斷優化工作和生活環境，全方位降低人才的創業和居住成本。針對上海高房價對企業引進、留住人才帶來的壓力，加速開發建設價格優惠、配套設置齊全的人才公寓，建造限價商品房，定向配售給符合條件的引進人才、專業技術骨干、管理人員自住。同時，積極拓展優質教育資源，提升園區基礎教育水平，對設計企業創新創業人才，其子女在學前教育、義務教育階段入園入學安排上予以優先照顧，并為外籍高層次人才及其配偶、未成年子女和外籍高端技術人員，申請長期居留許可提供便利。

四、結束語

當今世界正處于電子信息時代，集成電路產業對于改變我們的生活方式，促進全球信息技術發展，提（下轉79頁）（上接28頁）升各國綜合國力具有重要的戰略意義和現實意義。未來的張江，如何把握相關戰略新興產業快速發展的機遇，實現以集成電路設計企業為龍頭，帶動整個產業鏈的快速發展；如何把握建設張江國家自主創新示范區的重大機遇，集聚創新能力，優化產業結構，躋身世界一流集成電路產業競爭行列，任重而道遠。

參考文獻：

[1] 上海市經信委和上海市集成電路行業協會.2012年上海集成電路產業發展研究報告[M].上海：上海教育出版社，2012.

[2] 2011年度張江高科技園區產業發展報告[Z].

[3] 朱貽瑋.中國集成電路產業發展論述文集[M].北京：新時代出版社，2006.

第9篇：電源電路設計范文

1原理簡介

1.1主備用變頻器切換接線原理主備用變頻器間的切換主要是利用繼電器間的切換來實現電源和控制線路的切換。通過制作一塊電源切換板來控制KM1A、KM2A、KM1B、KM2B、KM3等交流接觸器之間的切換，來時實現380VAC電源通過主備變頻器到合成器風機的切換。通過制作一塊控制線路切換板來實現從CCU接口板J11來的控制信號到主備變頻器的切換。

1.2主備用變頻器電源切換原理圖1為主備用變頻器電源切換繼電器板的控制線路圖，220VAC作為交流接觸器的線包電壓，通過控制交流接觸器的常閉、常開接點的吸合來控制380VAC風機電源到主備用變頻器倒換。

1.3主備用變頻器控制線路的切換原理主備用變頻器控制線路的切換是通過控制線路切換板來實現的，他也是用到了繼電器的吸合原理來實現的。a.當變頻器切換開關S1在主用位置時,使控制線路切換板的K10、K20、K30、K40的線包不得電，控制信號就從就從J11通過這四個繼電器到J11A然后送到主用的變頻器。b.當變頻器切換開關S1在備用位置時，+24VDC就從主備用變頻器電源切換板的TB1（見圖1）送到J2-3使控制線路切換板K10、K20、K40的線包得電動作，這樣這三個線包就倒到備用的一路，控制信號就從J11通過K10、K20、K30、K40到J11B然后送到備用的變頻器。c.當變頻器切換開關S2在旁路位置時，+24VDC就從主備用變頻器電源切換板的TB1（見圖1）送到J2-3使控制線路切換板的K30線包得電動作，模擬出變頻器正常的狀態信號送回J11。這樣當變頻器故障的時候發射機就認為變頻器正常而繼續工作。

2主要元器件選擇

2.1電源切換板的交流接觸器采用施耐德公司的型號為LC1D18M7C的交流繼電器，其功耗小、壽命長、安全可靠。

2.2控制線路切換板的繼電器為歐姆龍公司24VDC的微型繼電器，其特點是抗電磁干擾性能強，可實現高密度安裝。

3線路連接和安裝

3.1主備用變頻器電源切換板的線路連接和安裝由于哈里斯在整機設計上比較緊湊，在現有的合成器柜上無法安裝體積較大的主備用變頻器電源切換板和備用變頻器。所以只能利用低壓配電柜上面的空間，把電源切換板和備用變頻器安裝在低壓配電柜的上面。把切換開關安裝在低壓配電柜的外側面板上。

3.2主備用變頻器控制線路的切換板的線路連接和安裝控制線路切換板是根據原理圖制作的15cm×11cm的PCB板。考慮到平時維護和檢修的需要將控制線路的切換板安裝在合成器A1柜的側面板上。變頻器控制信號線從合成器CCU接口板的J11接出至切換板的J11，從切換板的J11A和J11B接出分別到主用和備用的變頻器。繼電器的24VDC線包電壓從電源切換板TB1引出至控制線路切換板J1和J2兩個端子。從這兩塊切換板和備用變頻器的安裝位置來看對合成器機柜內的整體布局沒有影響，周圍由足夠的空間，安裝、拆卸與檢修都十分方便。

4結束語