電源電路設計方法精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的電源電路設計方法主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：電源電路設計方法范文

關鍵詞：proteus仿真賽 獨立學院 培訓方法

我校自 2012年以來，一直在組織培訓學生參加江西省電路仿真設計比賽，這個比賽是基于 proteus和 keil軟件進行的，要求參賽學生熟悉模擬電路、數字電路、傳感器技術以及單片機系統相關的知識，比賽以組委會組織專家組命題的形式進行，要求學生在 8小時內完成設計任務。那么，如何讓學生在有效的時間內，順利完成比賽任務，就和平時的準備和訓練息息相關，一套行之有效的培訓方法是學生成功獲獎的關鍵，本文給出了筆者多年來仿真比賽的培訓經驗，拋磚引玉，可以作為同行們培訓的參考。

電路仿真比賽涉及知識面廣，對培訓老師的要求比較高，同時比賽結果也是一所學校教學水平的側面反映，特別是那些注重工程實踐的課程的教學水平。以賽促改，是仿真設計比賽的直接目的，比賽過程中反映的各種問題都可以作為學校課程教學和實驗室建設的改革依據。競賽必將引起學院各級領導和廣大教師重視實踐教學環節，提高實踐教學水平，重視實踐環境的改善，全面提高學生的創新意識和創新素養。所以，電路仿真比賽積極促進了學校實踐教學的改革和實用性人才培養模式的建立和推行。

一、傳統電路仿真教學模式存在的問題

1、傳統培訓的方法存在缺陷

我校自2012年參賽，一直都在摸索有效的培訓方法和體系，從近三屆比賽中學生暴露的各種問題充分體現了傳統培訓方法的不足。其一，是掌握的知識面不夠寬，知識點分離，綜合能力不強。學生拿到一個設計任務之后，提出的設計方案存在不合理的地方，同時不能充分地論證和比較所給方案，設計也是采取生搬硬套的方式照搬參考模板，不會自己構思新的設計電路；其二，學生綜合分析的能力有待加強，他們分析問題只看點不看面，更不用說系統的整體配合了，究其原因是生硬地理解所學習的知識點，不能靈活地面對所接觸的各種電路。

2、課程理論教學脫離工程實踐

培訓過程中，布置給學生任務之后，學生不能迅速找準相關的資料參與設計，多數學生首先選擇的參考資料就是教材和教學參考書，說明學生的思維始終停留在傳統教學的培養模式中，缺乏工程意識，思維有局限性。同時也反映了平時我們的課程教學也存在脫離工程實際的缺陷。

3、教學工作中缺乏對學生實驗技能的培養

在培訓過程中，我們發現學生不太習慣計算元件參數的值，而采取實驗匹配的辦法來選擇使用的元件，而大多數同學不習慣使用實驗數據表格對設計進行分析，獲得實驗數據之后也不能正確總結歸納數據的規律，電路調試和故障排查的能力比較差。這些現象側面反映了我們的實驗教學內容驗證型的實驗過多，綜合設計型實驗過少，沒有培養學生的綜合設計能力。

4、教學中缺少編程思想方面的培養

電路仿真比賽中的題目是必須使用單片機的，采用的語言是 C語言，我們學校開設了很多和單片機編程有關的課程，比如《微機原理與接口技術》、《單片機原理與技術》以及《 C語言程序設計》等，但是這些課程的教學過于注重語言、語法的解釋，而沒有很好地加強學生編程思想的培養。導致學生不會編程，影響了比賽的成績。

二、電路仿真設計比賽培訓方法的創新

如何提高學生在電路仿真設計比賽中的成績，針對培訓中出現的各類問題和歷屆本校電路仿真設計比賽成功經驗和失敗教訓，本文提出一些列培訓方法的創新。

1、重視實踐教學內容的教學

構建電路仿真設計相對獨立的實踐培訓體系，首先要求培訓教師拋棄傳統教學觀念，從以教師為核心的傳統授課模式變成以學生為主老師為輔的培訓模式；從單一的實驗驗證培訓體系轉換成層次型、綜合性性項目、案例式培養體系。

培訓過程中，同一個電路或者模塊讓學生自己整理多個方案，并獨立完成對方案的評價和論證，讓學生自己選擇不同型號的芯片實現同一功能，并總結對比其優劣，不同的芯片使用過程中電路如何修改？為什么改變。為了配合這一環節有效進行，要求學生參閱相關的文獻資料，多上圖書館和相關網站積累設計經驗，并以論文、讀書筆記以及產品制作的方式提交培訓作業，由老師仔細批改，認真點評。

2、采取項目導向、任務驅動的培養模式

改變傳統的先講理論，在根據理論進行實踐論證的授課方式，每次培訓內容都以項目案例為素材，一次課解決一個工程實際問題。對于單片機系統的培訓，我們選用若干個典型的單片機產品，結合一些工程小案例或者項目，把單片機中斷、定時計數器、串行通信、 I/0口等理論知識融合在項目設計中，讓學生在實際動手過程中深刻體會到什么是端口？什么是中斷？為什么要中斷？等理論問題，變抽象理論為具體形態，讓學生在真實的模型下建立其中斷、端口和定時計數等概念，為以后的設計打下堅實的基礎。

3、聯系實驗室教學部門，實行全開放式實驗教學

我們和實驗室進行了溝通，實行全開放式實驗教學。充分發揮開放實驗室的作用，制定了開放式實驗室的管理辦法以及開放式實驗教學方案，充分保障開放實驗室工作的有序進行。開放性實驗室是分層次面對不同學生開放的，一定時期內，每一個層次的實驗室對應一個開放式實驗項目，配備指導教師，由指導教師負責推行對應實驗室的項目教學工作。

開放式實驗室的推行，大大提升了學生動手能力，是一個對電路仿真賽培訓起著重要作用的側面措施，負責開放式實驗室的教師都是電路仿真設計賽的指導老師，這樣的方式給學生實踐能力的培養帶來了好處，同時也重構了師生關系，讓之后的系統培訓工作變得順利。

4、加強課外電子活動，調動學生學習興趣。

我校組建了電子設計興趣小組，開展了各種不同形式的第二課堂活動，培養學生電子設計者必須具備的獨立思考、綜合分析和解決問題的能力，充分利用學校機房和實驗室作為學生活動的場地，配備專門的老師進行指導和協助，成立電子設計創新指導中心，對選拔后的學員進行指導教師負責制，幾乎是一對一的輔導形式，讓這些拔尖的學生可以參與老師的科研項目，獨立承擔科研課題中的小型項目設計。鼓勵學生多動手，多參加這樣的科技活動。

三、結語

大學生電路仿真賽是一個實踐性很強的比賽，其培訓過程是一個細致而嚴謹的過程，如何變理論為實際，是這個培訓工作的中心，我們給出了很多輔助培訓的項目，也研發了很多案例進行課程培訓，基本上滿足了受訓學生具有電子系統的設計和開發能力。經過近幾年的不斷探索與實踐，我們的培訓和比賽工作都取得了一定成績，從 2102年開始每年比賽我們學校都有學生獲獎，累計獲得一等獎 3人次，二等獎 3人次，三等獎若干。實踐證明，這些培訓的措施取得了較好的培訓效果。

參考文獻：

[1]郭志俊.論電子類競賽在專業課程改革中的作用 [J].浙江水利水電專科學校學報， 2011，2（6）：82―84.

[2]李天真，崔立軍.競賽引領下的應用電子技術專業課程體系重構 [J].湖州職業技術學院學報， 2010，10（3）：21-23.

[3]曹健樹.單片機創新實踐教學改革與實驗室建設 [J].實驗室研究 -9探索. 2005。 16（9）：4-6.

第2篇：電源電路設計方法范文

1高速數字電路的概念

高速數字電路是一種具有模擬特性作用的電路，主要由電路中高速變化的信號產生的電容、電感等所形成，集中參數系統以及分布參數系統是高速數字電路中最主要的兩個部分。其中，集中參數系統簡化了低速數字電路設計，使其保持理想狀態，因此在高速數字電路技術中，集中參數系統并不適用，但是其卻適用于低速數字電路設計。一般來說，信號特性的改變主要由兩大因素造成，包括信號時間、信號的位置，因此元器件間的線路長度會對信號的特性產生直接影響，并且，線路中信號的傳輸并不具備實時性。

2高速數字電路設計技術發展目前存在的問題

信號質量在高速數字電路設計中的作用十分重要，如果信號的質量無法得到保證，將會造成信號失真的情況，對生成正確地址、數據和控制信號產生不利影響，從而阻礙了系統的正常運轉。對信號質量產生影響的因素主要有：第一，系統中信號傳輸線位置上具有不相匹配的阻抗，反射噪聲的產生較為常見，將對信號的質量產生不利影響；第二，印刷板位置的電路密集度與信號線間的距離是呈反比例的關系，信號線間距離的減小使其電磁耦合變大，產生較大的影響，使信號間的串擾更加嚴重；第三，芯片電路在運行時，附加在電源上的電阻及電感會影響其工作，造成大感應電流的產生，使電源線及地線上電壓無法保持穩定，進而產生嚴重的波動現象。總而言之，克服影響信號質量的有關因素，使高速數字電路信號質量得到提高，從而進行科學的電路設計已經成為目前高速數字電路設計中的重要研究對象。

3高速數字電路設計技術發展的相關措施

3.1對高速數字電路信號質量的研究

高速數字電路信號質量的設計包括反射研究以及干擾研究兩大方面，即研究各種信號在電路信號網中所產生的干擾，以及研究各種電路信號網傳輸信號的干擾，受電路中不同匹配的阻抗因素等影響，在低速數字電路設計中不需考慮反射這一因素。數字電路網在理想狀態下，其不同阻抗之間能夠相互匹配，并表現出較為明顯的連續性，因此線路的電壓和電流中無發射現象的產生。數字電路的設計過程中，不匹配的阻抗會影響電路傳播的波形，從而形成干擾，破壞信號完整性。在高速數字電路的設計中，使電路和臨界阻抗相匹配存在較大的困難，所以使系統穩定在過阻的狀態，該方法具有較高的可行性。高速數字電路設計中，感性串擾是應最先考慮的問題。按照有關理論可知，電路中的電流是循環流動的，并且其已經成為一種狀態，然而其被大部分數字電路設計人員忽略。信號的路線構成電流環路，電流環路能夠影響電路中的電感，其中的電流同樣也受電磁場的影響而發生相應的變化。設計者應使電路中的電流環路盡可能減少，從而使感性串擾得到明顯控制，設計高速數字電路，一般能夠采用兩種策略來實行，也就是增加線路距離或者減小電流環路面積，從而保證高速數字電路信號的完整性，提高電路信號的質量。

3.2對高速數字電路電源進行設計

在高速數字電路的設計中，低電壓元器件是其中必不可少的因素，其一定程度上影響到電源的穩定性。電源的穩定性，其是指電源的波形質量。高速數字電路設計中，線路器件在某種情況下將產生感應電流，并且電流量較大，此外數字電路也將產生較大的信號回路阻抗，主要由電感強度過大導致。以上因素均會對電源的穩定性產生影響。電壓系統零阻抗是高速數字電路設計的理想狀態，因為信號回路的阻抗損耗可以忽略不計，電源系統各位置的電位也不容易發生變化。但是，理想狀態在現實中并不存在，電源分配系統一定會產生噪聲干擾，從而影響電路的正常運行。設計人員應充分考慮電源的電阻、電感等可能帶來的影響進行高速數字電路設計，使電阻和電感保持較低的狀態。就目前而言，銅質材料在電路系統中的使用較為普遍，其遠不符合高速數字電路設計的需要，所以高速數字電路的設計還應考慮其他可能產生影響的因素，其中，在電路中使用去耦電容就是一個切實可行的辦法。

4結語

第3篇：電源電路設計方法范文

關鍵詞： 信號完整性； OMAPL138； 反射； 串擾； 電源完整性

中圖分類號： TN911.6?34 文獻標識碼： A 文章編號： 1004?373X（2013）12?0089?03

0 引 言

當今的數字電路設計中，隨著用戶需求的提高、半導體工藝的不斷發展，處理器芯片的速度越來越快、密度越來越大、面積越來越小[1]。與低速數字電路設計相比，高速數字電路設計不僅要保證電路原理圖設計的正確性，還要考慮當數字信號的上升時間減小到一定程度時，無源元件的電容、電感特性所導致的信號完整性問題。如果信號完整性問題在電路設計中被忽略，將會導致系統不穩定或無法運行，甚至整個設計都要被，極大地降低了設計效率[2]。

所以，為了提高高速數字電路設計的首次成功率，信號完整性問題得到了越來越普遍的關注。這里結合OMAPL138的高速信號處理系統，對如何解決高速數字電路中的信號完整性問題進行了具體的闡述。

1 系統簡介

該系統是基于OMAPL138的高速信號處理系統， OMAPL138是整個系統的核心。OMAPL138是美國德州儀器（TI）新推出的DSP+ARM雙核架構的高性能處理器，其主頻最高可達456 MHz，支持浮點運算，不僅具有DSP超強的數字信號處理能力，又面向應用，具備ARM的豐富外設接口的特點，其外設接口包括EMIFA、EMIFB，UART，EMAC等[3]。DSP核和ARM核通過片內共享內存區域進行相互通信[4]。

系統硬件結構圖如圖1所示。系統包括NAND FLASH模塊、DDRⅡ模塊、VME總線模塊、串口模塊和網口模塊。除了VME總線模塊需要通過FPGA進行EMIFA到VME的接口轉換外，其他模塊都與OMAPL138相應的外設接口直接連接。其中，NAND FLASH模塊用于存放引導程序、內核和文件系統；DDRⅡ模塊用于系統運行時過程文件和臨時數據的存儲[5]；VME總線模塊和網口模塊用于與其他系統的數據通信；串口模塊用于連接上位機，系統調試時，可以打印調試信息。

該系統應用在光刻機的物鏡控制箱中。系統工作時，首先通過網口接收數據采集卡發送的物鏡中鏡片的位置、溫度等信息，然后經由OMAPL138進行高速數據處理，最后通過VME總線向驅動板卡發送處理后的數據，由驅動板卡對鏡片的位置、溫度等進行調整。

2 信號完整性分析與仿真

常見的信號完整性問題主要包括：單條傳輸線的信號反射、相鄰傳輸線之間的信號串擾、時序控制以及電源完整性問題等。

在該系統中，高速信號的信號完整性特性主要表現在OMAPL138與DDRⅡ的接口上，DDRⅡ的時鐘最高可達312 MHz，地址、數據和控制信號頻率為時鐘的[12]，即156 MHz。下面主要以此接口為例，對信號完整性進行分析，并在Cadence軟件環境下進行仿真說明。

2.1 單條傳輸線的信號反射

對于單條信號線來說，幾乎所有的信號完整性問題都來源于信號傳輸路徑上的阻抗不連續性所導致的反射。解決信號反射問題有三種方法：降低系統時鐘頻率、縮短PCB走線和端接阻抗匹配。第一種降低了系統的運行效率，第二種需要增加PCB板的層數，提高了設計成本，顯然這兩種方法都不可取，第三種是最有效的解決方法。端接阻抗匹配包括源端端接和終端端接，源端端接主要應用于消除二次反射；終端端接又可分為并聯匹配、戴維寧匹配、交流中斷匹配、二極管匹配和串聯匹配[6]。幾種匹配方式中，只有串聯匹配最適用于大規模并行總線的的阻抗匹配應用，所以對于DDRⅡ的地址、數據和控制總線都采用串聯端接阻抗匹配。

2.2 相鄰傳輸線間的信號串擾

形成串擾的原因有兩種，分別是電感性耦合和電容性耦合，它們會導致向前、向后兩種類型的串擾。串擾的產生和強度大小取決于傳輸線中電流的變化和走線的距離，電流變化的越快、走線距離越近，耦合就越強，串擾就越嚴重。因此，解決串擾問題的方法有兩種，分別是降低信號速率和增加走線間距。由于降低信號速率會影響系統的性能，所以應采用增加走線間距的方式來減小相鄰傳輸線間的信號串擾。

2.3 時序控制

在高速數字電路設計中，對時序的要求非常嚴格，具體時序要求包括信號發送端的時序、傳輸路徑上的延時和信號接收端的時序。在PCB的實際設計中，就要通過控制傳輸線的阻抗和傳播延時滿足信號發送端和接收端對信號建立時間和保持時間的要求[7]。

2.4 電源完整性

關于電源完整性，在高速數字電路設計中，旁路電容和去耦電容的使用也非常重要。其作用主要包括：為各種噪聲提供流通到地平面的低阻抗通路；當電源波動較大時，通過儲能為器件供電，保證電源的穩定性。在本系統中，有源器件的每個電源引腳與地之間都布置了0.1 μF的電容，同時整個電路板上布置了若干大容量鉭電容。需要注意的是，電容的位置要盡量靠近器件的電源引腳；電容引腳走線盡可能短，因為引線越長，電感性的越強，電容的作用就越小。

3 結 語

現代高速數字電路設計中，信號完整性問題扮演著越來越不可忽視的角色。基于OMAPL138的高速信號處理系統，在測試中，沒有發現因為信號完整性問題而使系統運行不穩定的情況。實踐證明，分析信號完整性問題的產生原因，通過仿真得到解決信號完整性問題的方案，可以有效地防止反射、串擾等信號完整性問題對高速數字電路系統的運行產生影響，極大的提高了高速數字電路設計的一次成功率。

參考文獻

[1] 王劍宇，蘇穎.高速電路設計實踐[M].北京：電子工業出版社，2011.

[2] 霍爾.高速數字系統設計[M].北京：機械工業出版社，2005.

[3] 李心陽，唐厚君.基于OMAPL138的電能質量監測系統的設計[J].微計算機信息，2011，27（6）：78?80.

[4] 欒小飛.OMAPL138雙核系統的調試方案設計[J].單片機與嵌入式系統應用，2012（1）：16?19.

[5] 趙海舜，王志平，季曉燕.基于Cadence的DDRⅡ仿真設計[J].電子科技，2010，23（8）：5?8.

[6] 邱燕軍，申功勛.基于DSP+FPGA的高速信號采集與處理系統的信號完整性分析[J].測控技術，2007，26（12）：8?10.

[7] 覃婕，閻波，林水生.基于Cadence_Allegro的高速PCB設計信號完整性分析與仿真[J].現代電子技術，2011，34（10）：169?171.

第4篇：電源電路設計方法范文

【關鍵詞】時序控制；伽馬校正；DC-DC轉換；液晶顯示器

引言

TFT液晶屏采用行、列驅動的矩陣顯示方式，需要在前端增加一個特殊的轉換電路，就是“時序控制器”，將從外部供給的數據信號、控制信號以及時鐘信號分別轉換成適合于數據和柵極驅動IC的數據信號、控制信號、時鐘信號。它的功能是色度控制和時序控制。時序控制電路是整個顯示器動作時序的中心，配合每個圖框顯示的時機，設定水平掃描啟動，并將由界面所輸入的圖像數據信號轉換成源極驅動電路所用的數據信號，傳送到源極驅動電路的寄存器中，并配合水平掃描，控制數據線驅動的適當時間，從而實現圖像的顯示。這個“時序控制器”就是我們常說的時序控制電路，也稱為TCON電路，是TFT液晶屏可以正常顯示目前視頻圖像信號的關鍵部件。

液晶屏加固設計時，由于原屏配的TCON板在功能、性能和尺寸等方面往往不能滿足加固設計的要求，所以需要對TCON電路重新設計，以滿足使用要求，下面以一款6.4寸液晶屏為例介紹TCON板的設計。

1 基礎理論介紹

圖像信號的轉換，這是一個極其復雜、精確的過程，它需要先對信號進行存儲，然后根據信號的標準及液晶屏的各項參數進行分析計算，根據計算的結果再按規定從存儲器中讀取預存的像素信號，并按照計算的要求重新組合排列讀取的像素信號，成為液晶屏顯示適應的信號。在這個過程中，圖像信號的時間過程、排列順序都進行了重新的編排，完全改變了原來像素信號的時間順序關系，所以此電路稱為“時序控制電路”，其英語為Timing-Control，縮寫為TCON。TCON電路還要產生控制各個電路工作的輔助信號，重新編排的像素信號在輔助信號的協調下，施加于液晶屏驅動電路中，從而正確的重現出圖像。

液晶屏的整體驅動電路包括時序控制電路、灰階電壓（伽馬校正）發生電路、DC-DC轉換電路、屏源極驅動（列驅動）電路、屏柵極驅動（行驅動）電路等，其構成框圖如圖1所示。

我們平時所說的“TCON電路板”是圖1中的時序控制電路、灰階電壓發生電路、DC-DC轉換電路三部分，它們通常做在一塊獨立的電路板上。這塊電路板把前端送來LVDS格式的圖像信號，轉換為液晶屏周邊源極驅動和柵極驅動集成電路所需的RSDS格式的圖像數據信號，同時還輸出源極驅動、柵極驅動電路工作必須的驅動控制信號（STV、CKV、STH、CKH、POL），這些信號加到屏周邊的驅動電路上，最終實現圖像在液晶屏上的顯示。

2 TCON板電路設計

2.1 DC-DC轉換電路設計

驅動電路是一個獨立系統，這部分電路工作需要各種電源供電，如（Vmain供電、柵極驅動電壓VGH、VGL）、伽馬校正基準電壓（VDA）等。為了保證該系統的穩定工作，在T-CON電路中，專門設置了一個獨立的開關電源電路，該開關電源把主板送來的電源，經過DC-DC轉換電路，產生邏輯驅動電路所需的Vmain、VDA、VGL、VGH等電壓。這個DC-DC轉換電路輸出要求無干擾、電壓精度高，是一個專門為邏輯驅動系統供電的開關電源電路。

本DC-DC轉換電路設計采用TI公司的TPS65101電源芯片，該芯片能產生LCD需要的電壓Vmain、柵極開啟電壓VGH及柵極關斷電壓VGL。芯片內部集成有3個DC-DC轉換器，其中包括兩個充電泵和一個升壓轉換器，可以為小型TFT液晶屏提供高效的調節電壓。

DC-DC轉換電路如圖2所示，升壓轉換器產生行列驅動電壓Vmain，一個充電泵產生正電壓，作為TFT的開啟電壓VGH；另外一個充電泵產生負電壓，作為TFT的關閉電壓VGL，Gamma基準電壓VDA采用Vmain。

2.2 伽馬校正電路

顯示屏的其源極驅動電路會向屏列電極施加一個幅度變化的像素信號電壓，而該電壓的變化與屏產生光點亮度的大小是一個嚴重畸變的非線性變化關系，呈現一個類似S形的曲線，如圖3所示。

從圖3可以看出，當電壓等分變化時，液晶屏透光率變化中間拉長，兩邊壓縮。在圖像信號電壓低亮度和高亮度時，出現了液晶屏透光率變化迅速的現象，而在圖像信號電壓在中等亮度時，屏透光率變化非常緩慢，這樣重現的圖像會出現非常難看的灰度層次失真，是需要解決的。因此，在液晶屏的T-CON電路中，針對這種失真現象專門設計了一個電壓校正電路，它采用一系列幅度變化不成比例的預失真電壓，對失真曲線進行校正。這一系列的電壓我們稱為灰階電壓，而產生灰階電壓的電路稱為灰階電壓發生電路。灰階電壓組成的校正曲線如圖4所示。

從圖4可以看出，當液晶屏透光率等分變化時，校正電壓在圖像中間亮度區域進行壓縮，變化加速，而在圖像信號低亮度和高亮度區域時，校正電壓變化緩慢。用這一系列變化的灰階電壓對圖像像素信號所攜帶的不同亮度信息進行賦值，以糾正液晶屏的圖像灰度失真。伽馬校正就是這個矯正過程，相關電路也稱為伽馬校正電路。

本伽馬校正電路設計采用TI公司的BUF16821電源芯片，BUF16821提供16個可編程的GAMMA通道和2個可編程VCOM通道，所有通道都提供軌到軌的輸出且支持I2C接口編程。生成的GAMMA和VCOM值可以存儲在芯片的非易失性存儲器上。BUF16821支持多達16個的片上存儲器的寫操作。

伽馬校正電路如圖5所示，GAMA1-GAMA10提供GAMMA電壓，VCOM提供Vcom電壓，電壓值可通過I2C寫入芯片，并存儲在入芯片的非易失性存儲器。

2.3 時序控制電路設計

時序控制電路主要由一片專業TCON處理芯片構成。該電路把前端送來的LVDS信號經過邏輯轉換，產生RSDS圖像數據信號，以及后級驅動電路所需的各種控制信號。

LVDS信號包括圖像的RGB基色信號、行同步、場同步信號及時鐘信號，這些信號進入時序控制電路后，RGB基色信號轉換成為RSDS圖像數據信號，行、場同步信號轉換轉變成相關控制信號。

時序控制電路采用專業TCON處理芯片DTC34LN00R，如圖6所示，芯片將由CN1輸入的LVDS視頻信號轉換成液晶屏能顯示的信號，由CN2傳給液晶屏。

3 設計測試結果和顯示效果

按照上述介紹設計出TCON板，設計出TCON板各電壓測試值如表1所示，設計的TCON板安裝在加固顯示器，顯示效果如圖7所示。

4 結論

針對設計加固顯示器時需要對液晶屏的時序控制板重新設計的問題，采用本文介紹的方法，通過選用DC-DC電源芯片產生液晶屏的驅動電壓，選用TCON芯片產生液晶屏的時序控制信號，設計開發出TCON板，實現液晶屏的驅動功能。TCON板隨加固顯示器進行了高低溫、振動的性能試驗，試驗表明設計能滿足加固顯示的要求。

【參考文獻】

[1] TI. TPS65100- TRIPLE OUTPUT LCD SUPPLY WITH LINEAR REGULATOR AND VCOM BUFFER 2009.04.

[2] TI. BUF16821 - Programmable Gamma-Voltage Generator and VCOM Calibrator with Integrated Two-Bank Memory. 2012.06.

[3]田民波，葉鋒.TFT LCD面板設計與構裝技術[M].北京：科學出版社，2010：41-48.

[4]申智源.TFT-LCD技術：結構、原理及制造技術[M]. 北京：電子工業出版社，2011：9-16.

第5篇：電源電路設計方法范文

關鍵詞： ARM； 壓電陶瓷； 驅動電源； PI控制器

中圖分類號： TN911?34； TP368.1 文獻標識碼： A 文章編號： 1004?373X（2013）14?0166?05

High?resolution piezoelectric ceramic actuator power supply based on ARM

GE Chuan， LI Peng?zhi， ZHANG Ming?chao， YAN Feng

（State Key Laboratory of Applied Optics， Changchun Institute of Optics， Fine Mechanics and Physics， CAS， Changchun 130033， China）

Abstract： According to the requirement of the micro piezoelectric actuator for driving power supply， a piezoelectric actuator power supply system was designed. In this paper， the digital circuit and analog circuit in the power supply system were described in detail. The accuracy and the stability of the actuator power supply were analyzed and improved. Finally， the performance of the power supply was verified in experiment. The experimental results indicate that the output voltage noise of the designed power supply is lower than 0.43 mV， the maximum nonlinear output error is less than 0.024%， and the resolution can reach 1.44 mV， which can meet the requirement of static positioning control in the high resolution micro?displacement system.

Keywords： ARM； piezoelectric ceramic； driving power supply； PI controller

0 引 言

壓電陶瓷驅動器（PZT）是微位移平臺的核心，其主要原理是利用壓電陶瓷的逆壓電效應產生形變，從而驅動執行元件發生微位移。壓電陶瓷驅動器具有分辨率高、響應頻率快、推力大和體積小等優點，在航空航天、機器人、微機電系統、精密加工以及生物工程等領域中得到了廣泛的應用[1?3]。然而壓電陶瓷驅動器的應用離不開性能良好的壓電陶瓷驅動電源。要實現納米級定位的應用，壓電陶瓷驅動電源的輸出電壓需要在一定范圍內連續可調，同時電壓分辨率需要達到毫伏級。因此壓電陶瓷驅動電源技術已成為壓電微位移平臺中的關鍵技術[3]。

1 壓電驅動電源的系統結構

1.1 壓電驅動電源的分類

隨著壓電陶瓷微位移定位技術的發展，各種專用于壓電陶瓷微位移機構的驅動電源應運而生。目前驅動電源的形式主要有電荷控制式和直流放大式兩種。電荷控制式驅動電源存在零點漂移，低頻特性差的特點限制其應用[4]。而直流放大式驅動電源具有靜態性能好、集成度高、結構簡單等特點，因而本文的設計原理采用直流放大式壓電驅動電源。直流放大式電源的原理如圖1所示。

圖1 直流放大式壓電驅動電源原理

1.2 直流放大式壓電驅動電源的系統結構

驅動電源電路主要由微處理器、D/A轉換電路和線性放大電路組成。通過微處理器控制D/A產生高精度、連續可調的直流電壓（0～10 V），通過放大電路對D/A輸出的直流電壓做線性放大和功率放大從而控制PZT驅動精密定位平臺。

該設計中采用LPC2131作為微處理器，用于產生控制信號及波形；采用18位電壓輸出DA芯片AD5781作為D/A轉換電路的主芯片，產生連續可調的直流低壓信號；采用APEX公司的功率放大器PA78作為功率放大器件，輸出0～100 V的高壓信號從而驅動PZT。為實現高分辨率壓電驅動器的應用，壓電驅動電源分辨率的設計指標達到1 mV量級。

2 基于ARM的低壓電路設計

2.1 ARM控制器簡介

壓電陶瓷驅動電源中ARM控制器主要提供兩方面功能：作為通信設備提供通用的輸入/輸出接口；作為控制器運行相關控制算法以及產生控制信號或波形實現PZT的靜態定位操作。針對如上需求，本設計采用LPC2131作為主控制器[5]，LPC2131是Philips公司生產的基于支持實時仿真和跟蹤的32位ARM7TDMI?S?CPU的微控制器，主頻可達到60 MHz；LPC2131內部具有8 KB片內靜態RAM和32 KB嵌入的高速FLASH存儲器；具有兩個通用UART接口、I2C接口和一個SPI接口。由于LPC2131具有較高的數據處理能力和豐富的接口資源使其能夠作為壓電驅動電源的控制芯片。

2.2 D/A電路設計

由于壓電驅動電源要求輸出電壓范圍為0～100 V，分辨率達到毫伏級，所以D/A的分辨率需達到亞毫伏級。本設計采用AD5781作為D/A器件。AD5781是一款SPI接口的18位高精度轉換器，輸出電壓范圍-10～10 V，提供±0.5 LSB INL，±0.5 LSB DNL和7.5 nV/噪聲頻譜密度。另外，AD5781還具有極低的溫漂（0.05 ppm/℃）特性。因此，該D/A轉換器芯片特別適合于精密模擬數據的獲取與控制。D/A電路設計如圖2所示。

在硬件電路設計中，由于AD5781采用的精密架構，要求強制檢測緩沖其電壓基準輸入，確保達到規定的線性度。因此選擇用于緩沖基準輸入的放大器應具有低噪聲、低溫漂和低輸入偏置電流特性。這里選用AD8676，AD8676是一款超精密、36 V、2.8 nV/雙通道運算放大器，具有0.6 μV/℃低失調漂移和2 nA輸入偏置電流，因而能為AD5781提供精密電壓基準。通過下拉電阻將AD5781的CLR和LDAC引腳電平拉低，用于設置AD5781為DAC二進制寄存器編碼格式和配置輸出在SYNC的上升沿更新。

圖2 AD5781硬件設計電路圖

在ARM端的軟件設計中，除正確配置AD5781的相關寄存器外，還應正確配置SPI的時鐘相位、時鐘極性和通信模式[5]。正確的SPI接口時序配置圖如圖3所示。

圖3 主模式下的SPI通信時序圖

3 高壓線性放大電路設計

本文壓電驅動電源采用直流放大原理，通過高壓線性放大電路得到0～100 V連續可調的直流電壓驅動壓電陶瓷。放大電路決定著電源輸出電壓的分辨率和線性度， 是整個電源的關鍵。

3.1 經典線性放大電路設計

放大電路采用美國APEX公司生產的高壓運算放大器PA78作為主芯片。PA78的輸入失調電壓為8 mV，溫漂-63 V/°C，轉換速率350 V/μs，輸入阻抗108 Ω，輸出阻抗44 Ω，共模抑制比118 dB。基于PA78的線性放大電路設計如圖4所示。配置PA78為正向放大器，放大倍數為，得到輸出電壓范圍為0～100 V。

如果運放兩個輸入端上的電壓均為0 V，則輸出端電壓也應該等于0 V。但事實上，由于放大器制造工藝的原因，不可避免地造成同相和反相輸入端的不匹配，使輸出端總有一些電壓，該電壓稱為失調電壓。失調電壓隨著溫度的變化而改變，這種現象被稱為溫度漂移（溫漂），溫漂的大小隨時間而變化。PA78的失調電壓和溫漂分別為8 mV、-63 V/°C，并且失調電壓和溫漂都是隨機的，使PA78無法應用于毫伏級分辨率的電壓輸出，需要對放大電路進行改進。

圖4 線性放大電路

3.2 放大電路的改進

這里將PA78視為被控對象G（S），將失調電壓和溫漂視為擾動N（S），這樣就把提高放大器輸出電壓精度轉化成減小控制系統的穩態誤差的控制器設計的問題。在控制器的設計中常用的校正方法有串聯校正和反饋校正兩種[6]。一般來說反饋校正所需的元件數少、電路簡單。但是在高壓放大電路中，反饋信號是由PA78的輸出級提供。反饋信號的功率較高，為元件選型和電路設計帶來不便，故線性放大電路中不使用反饋校正法[7]。而在串聯校正方法中，有源器件的輸入不包含高壓反饋信號，所以該設計采用串聯校正方法，采用模擬PI（比例?積分）控制器G1（S）進行校正，如圖5所示。

圖5 放大電路串聯校正控制系統

圖5中，PI控制器將輸出信號c（t）同時成比例的反應輸入信號e（t）及其積分，即：

（1）

對式（1）進行拉普拉斯變換得：

（2）

由式（2）觀察可得，PI控制器相當于在控制系統中增加了一個位于原點的開環極點，開環極點的存在可以提高系統的型別，由于系統的型別的提高可以減小系統的階躍擾動穩態誤差（對于線性放大電路，可視失調電壓和溫漂為階躍擾動[8]）。同時PI控制器還增加了一個位于復平面中左半平面的開環零點，復實零點的增加可以提高系統的阻尼程度，從而改善系統的動態性能，緩解由犧牲的動態性能換取穩態性能對系統產生的不利影響[9]。

放大電路的設計中采用有源模擬PI控制器，改進后的線性放大電路如圖6所示。其中PI控制器的放大器采用AD8676，AD8676的輸入失調電壓低于50 μV（滿溫度行程下），電壓噪聲≤0.04 μV（P?P）@0.1～10 Hz，因此適合用于串聯校正環節，以提高系統穩態性能、減小輸出電壓漂移。

校正環節的系統函數為，其中、，調節R7，R8和C4的參數值，達到減小輸出誤差的目的。

3.3 相位補償

從工程角度考慮，由于干擾源的存在，會使系統的穩定性發生變化，導致系統發生震蕩。因此保證控制系統具有一定的抗干擾性的方法是使系統具有一定的穩定裕度即相角裕度。

由于實際電路中存在雜散電容，其中放大器反向輸入端的對地電容對系統的穩定性有較大的影響[10]。如圖6所示，采用C5和C6補償反向端的雜散電容。從系統函數的角度看，即構成超前校正[10]，增加開環系統的開環截止頻率，從事增加系統帶寬提高響應速度。

PA78有兩對相位補償引腳，通過外部的RC網絡對放大器內部的零極點進行補償。通過PA78的數據表可知，PA78內部的零極點位于高頻段。根據控制系統抗噪聲能力的需求，配置RC網絡使高頻段的幅值特性曲線迅速衰減，從而提高系統的抗干擾能力。圖6中，R4，C1與R5，C2構成RC補償網絡。

圖6 改進后的線性放大電路

此外電路中C3的作用是防止輸出信號下降沿的振動引起的干擾；R10起到偏置電阻的作用，將電源電流注入到放大器的輸出級，提高PA78的驅動能力。

將PI控制器的參數分別設置為KP=10、KI=0.02；超前校正補償電容分別為12 pF和220 pF；RC補償網絡為R=10 kΩ、C=22 pF。利用線性放大電路的Spice模型進行仿真得到幅頻特性和相頻特性曲線如圖7所示。從圖中觀察可得，放大系統的帶寬可達100 kHz，從而保證了系統良好的動態特性，同時相角裕度γ>60°使系統具有較高的穩定性（由于PZT的負載電抗特性一般呈容性，所以留有較大的相角裕度十分必要）。

圖7 改進的放大電路的幅頻和相頻特性曲線

4 驅動電源實驗結果

實驗用壓電陶瓷驅動電源的穩壓電源采用長峰朝陽電源公司的4NIC?X56ACDC直流電源，輸出電壓精度≤1%，電壓調整率≤0.5%，電壓紋波≤1 mV（RMS）、10 mV（P?P）。測量設備采用KEITHLEY 2000 6 1/2 Multimeter。

首先對DAC輸出分辨率進行測量，ARM控制器輸出持續5 s的階躍信號，同時在DAC輸出端對電壓信號進行測量，將測量結果部分顯示見圖8。圖8中顯示AD5781的輸出電壓分辨率可達3.89e-5 V，即38.9 μV。

在模擬電路中，噪聲是不可避免的。對于壓電驅動電源來說，噪聲的等級限制了驅動電源的輸出分辨率。圖9分別給出經典放大電路和改進后的放大電路的測試噪聲。從圖中可得通過使用PI控制器和相位補償元件將壓電驅動電源的輸出噪聲從1.82 mV（RMS）降低至0.43 mV（RMS）。

圖8 DAC分辨率實驗圖

圖9 放大電路噪聲圖

圖10給出了放大電路的輸出分辨率，放大電路的分辨率決定了PZT的定位精度，如要實現納米級的定位精度，驅動電源的分辨率需要達到毫伏級。圖10中，輸出電壓的分辨率可達到1.44 mV。

圖10 放大電路分辨率實驗圖

最后，給出驅動電源電壓線性度曲線。線性度能夠真實的反映出輸出值相對于輸入真值的偏差程度[11]。線性度曲線如圖11所示。得到擬合直線Yfit=9.846Vin+0.024 2，最大非線性誤差為0.024%，能夠滿足精密定位需求。

5 結 論

本文設計的基于ARM的高分辨率壓電陶瓷驅動電源采用直流放大原理，具有低電路噪聲、高分辨率和低輸出非線性度等特性，同時驅動電源的帶寬可達100 kHz。以上特性使本文設計的壓電驅動電源能夠應用于納米級靜態定位的需求，由于其性價比高、結構簡單，故具有很高的實用價值。

圖11 輸出電壓曲線和非線性度曲線

參考文獻

[1] 張治君.一種壓電材料的新型線性高電壓驅動器[J].壓電與聲光，2012，34（4）：537?540.

[2] 龍傳慧，凡木文，劉友，等.多單元壓電陶瓷類變形鏡高壓驅動電源[J].現代電子技術，2011，34（16）：195?197.

[3] 賴志林.壓電陶瓷執行器遲滯的滑模逆補償控制[J].光學精密工程，2011，19（6）：1281?1290.

[4] 榮偉彬.基于電流控制的壓電陶瓷驅動器[J].納米技術與精密工程，2007（5）：38?43.

[5] 周立功.深入淺出ARM7[M].北京：北京航空航天大學出版社，2005.

[6] 張利軍.壓電陶瓷驅動平臺自適應輸出反饋控制[J].自動化學報，2012，38（9）：1550?1556.

[7] 楊科科.基于模糊PID控制的水輪機調節系統應用與仿真研究[J].現代電子技術，2012，35（19）：152?154.

[8] 范偉.壓電陶瓷驅動器電源溫度控制系統研究[J].壓電與聲光，2011，33（6）：946?949.

[9] 楊慧.比例模糊控制在壓電陶瓷執行器中的應用[J].傳感器與微系統，2010，29（10）：135?137.

[10] 劉樹棠.基于運算放大器和模擬集成電路的電路設計[M].3版.西安：西安交通大學出版社，2004.

[11] 費業泰.誤差理論與數據處理[M].6版.北京：機械工業出版社，2010.

第6篇：電源電路設計方法范文

1.1傳統方法

高溫電路的設計的傳統方法主要是針對電子器件本身進行的優化設計，即采用耐熱設計、降低電子器件的功耗、選擇耐熱原材料，進而提高電子器件的耐熱性。這種方法短期見效快，但是這種方法主要是針對普通高溫環境進行的設計，應用范圍小，同時如果電子器件長期處于高溫條件下，其整體性能不能得到保證。

1.2混合電路方法

混合電路方法主要是通過同時運用現成的集成芯片和薄厚膜技術來設計電路的方法，這種方法下設計的電路性能居于傳統電路方法與專門功能設計方法之間。這項技術無論是在功耗方面還是在耐高溫方面都由于傳統電路設計方法，但是這種方法也存在一個重要的缺點就是設計、應用成本高。

1.3專用功能電路方法

所謂的專用功能電路方法其實就是專門針對集成電路設計的一種特殊的設計方法，這種方法設計的電路耐高溫性能最高，針對性、適應性較強，因此這種方法也成為了未來高溫電路設計的一個重要方向。

1.4三種高溫電路設計方法對比

在三種高溫電路設計方法中，專用功能方法下設計的電路具有功耗低，體積小、穩定性高、針對性強、耐熱性好的特點，但是這種方法的有一個重要的缺點，即設計研發的成本高，設計周期較長。傳統的電路設計方法與專用功能方法恰恰相反，它具有研發成本低，設計周期短的特點。對于混合電路方法來說，它的性能介于上述兩種方法之間。因此，我們在選擇電路設計方法時，要針對它所處的狀況進行選擇，比如在普通的溫度下，最好采用傳統的設計方法，再比如在一些特殊的高溫環境下，我們則要采用專門功能方法。

2低功耗設計方法

提高電路耐高溫的性能除了采用耐高溫的元器件和優化電路結構外，還可以通過降低功耗的方法實現。目前降低功耗的措施主要有降低供電電壓、實施降頻以及降低負載容抗等。其中最有效降低功耗的方法就是降低負載容抗。

2.1硬件設計方面

2.1.1高溫集成芯片具有耐高溫、功耗低的特點，所以進行電子器件選擇時應該盡量選擇集成芯片；

2.1.2較低的工作電壓可以較大幅度地提高電源的轉化效率，進而減少轉化過程產生的多余熱量，因此我們應該在確保電路性能的基礎上，盡量降低電源電壓；3.1.3優化電路設計，精簡元器件的數量；

2.1.4在允許的條件下，我們應該做到硬件軟件化，用軟件代替硬件；

2.1.5軟件設計方面

2.1.5.1加大相關軟件的開發進度，盡量用軟件取代硬件去工作，減低維護、運營成本；

2.1.5.2可以充分利用中斷等手段減少電量的損耗；

2.1.5.3通過軟件和具體的應用相結合來達到降低能耗的目的。

2.2結語

第7篇：電源電路設計方法范文

關鍵詞:波形發生器 SPCE061A 串行通信

1引言

波形發生器又叫信號發生器,在教學、試驗、測控等各個領域都有著十分廣泛的應用,而且隨著現代電子通訊技術的發展,常常需要高精度,頻率可方便調節且應用性強的波形信號發生器。而現有的波形發生器大多為單機操作型,通過按鍵來控制產生各種波形。在一些特殊的工作環境下(如高溫高壓,有輻射等),無法進行人工操作,無法滿足特殊環境的工作需要。因此需要一種有效的方法來實現波形發生器的遠程控制。借助PC機,結合串行通信技術可以用來實現對波形發生器的遠程控制。本設計正是研究通過PC機來遠程控制由SPCE061A 嵌入式芯片設計的簡易數字波形發生器,該波形發生器能產生數字式的三角波、正弦波、鋸齒波等頻率可調的常用信號,應用于某些特殊的工作環境(如高溫高壓,有輻射等),給生產生活帶來方便。

2 系統方案設計

波形發生器的實現方法通常有以下幾種:(1)用分立元件組成的函數發生器,通常是單函數發生器且頻率不高,其工作不很穩定,不易調試;(2)用集成芯片的函數發生器,可達到較高的頻率和產生多種波形信號,但電路較為復雜且不易調試;(3)利用單片集成芯片的函數發生器,能產生多種波形,達到較高的頻率,且易于調試;(4)利用專用直接數字合成DDS芯片的函數發生器,能產生任意波形并達到很高的頻率,但成本較高。

本設計采用第三種方法,直接采用凌陽作為波形發生器。PC機作為遠端控制端,通過PC的RS232串行接口與SPCE061A最小系統的串行接口相連,由PC直接控制波形發生器輸出波形。其系統結構框圖如圖1所示。

圖1 系統結構框圖

3 系統硬件電路設計

系統硬件電路設計主要包括以下電路:單片機SPCE061A小系統、電源電路、濾波放大電路、鍵盤電路以及單片機SPCE061A與PC機的通信接口電路。

3.1單片機SPCE061A

SPCE061A[1]嵌入式芯片其內部采用總線結構,把各功能部件模塊化地集成在一個芯片里,這樣就有效地減少了各功能部件之間的連線,提高了可靠性和抗干擾能力。SPCE061A單片機的通用串行通信接口為標準全雙工的通用異步接收器/ 發送器URAT 模塊。UART的接收信號Rx發送信號Tx分別是SPCE061A嵌入式芯片的并行I/ O口IOB7和IOB10共用,屬于B 口的特殊功能。SPCE061A嵌入式芯片內部集成了兩路十位D/ A轉換器,因此可以方便的輸出電壓信號。

3.2系統電源電路設計

SPCE061A內核電壓要求為3.3V,而I/O 端口的電壓可以選擇3.3V 也可以選擇5V。所以,可以具有兩種工作電壓:5V和3.3V。5V供電電壓采用LM2575與ILC7660兩片芯片構成的電路來產生,5V電壓經過一個二極管DN4148進行電源定向,再通過LM1117-3.3進行DC-DC電壓轉換。在電源模塊中通過三個電容進行電源穩壓濾波,為單片機系統提供穩定的3.3V電源。電源模塊中通過一個LED燈指示電源狀態,當電源模塊有通電時,LED燈點亮,反之,LED燈熄滅。3.3V電源電路如圖2所示.。

圖2 3.3V系統電源電路原理圖

3.3濾波放大電路設計

濾波器是一種能使有用頻率的信號通過而同時能對無用頻率的信號進行抑制或衰減的電子裝置[2]。在工程上,濾波器常被用在信號的處理、數據的傳送和干擾的抑制等方面。由運算放大器和電阻、電容(不含電感)組成的濾波器稱為 RC 有源濾波器。濾波器按照所允許通過的信號的頻率范圍可分為低通濾波器、高通濾波器、帶通濾波器、帶阻濾波器等。其中,低通濾波器只允許低于某一頻率的信號通過,而不允許高于該頻率的信號通過。高通濾波器只允許高于某一頻率的信號通過而不允許低于該頻率的信號通過。帶通濾波器只允許某一頻率范圍內的信號通過而不允許該頻率范圍以外的信號通過。本設計采用二階壓控電壓源低通濾波器,它由兩節RC濾波電路和同向放大電路組成,此電路具有元件少、增益穩定和頻帶寬等特點。其電路原理圖如圖3所示。

圖3 濾波放大電路原理圖

3.4通信接口電路設計

雖然PC機與SPCE061A單片機都是采用異步串行通信,但是PC機和單片機的通信卻不能夠用電纜直接進行連接,原因是PC機RS232串口的電平標準和單片機的TTL電平不一致,PC機的電平是+12V,而單片機一般輸入,輸出電平都是+(0~5)V。因此單片機和PC機之間的串口通訊必須要有一個RS232/TTL電平轉換電路。

4 系統軟件設計

圖4示出了PC控制界面圖[3]。預輸出波形欄可以顯示輸出波形的大概形狀;通過波形選擇按鈕,可以任意選擇正弦波、三角波、鋸齒波這三種波形;通過頻率選擇粗調和微調,可以精確設置輸出波形頻率;串口和波特率欄用于設置單片機與PC機通信模式。

圖4 PC機控制界面圖

整個波形發生器的軟件設計方案如圖5所示,采用外部中斷二來中斷目前所顯示波形,以便進入下一波形的編輯和輸出,在波形輸出的同時利用外部中斷一來實現同步的頻率調節。

圖5 主程序流程圖

本設計波形的具體產生是通過兩路DAC來產生的。啟動控制程序后,首先進行波形頻率選擇(粗調頻率),波形頻率的粗調是根據CPU的頻率變換而變換的,SPCE061A單片機的32768Hz的實時時鐘經過PLL倍頻電路產生系統時鐘頻率(Fosc),Fosc再經過分頻得到CPU時鐘頻率(CPUCLK)可通過對P_SystemClock單元編程來控制,這就為我們設計提供了豐富的CPU時鐘選擇。默認的Fosc、CPUCLK分別為24.576MHz和Fosc/8。我們可以通過對P_SystemClock單元編程完成對系統時鐘和CPU時鐘頻率的定義,改變設置將可提供多種頻率選擇。但由于SPCE061A芯片本身的性能,所產生波形的頻率不會很高。然后選擇要輸出的波形。而由外部中斷一實現的同步頻率調節(微調頻率),是通過改變抽取點的間隔及延時的改變來實現的。

5結語

在凌陽IDE集成開發環境下編程實現了鋸齒波、三角波和正弦波的波形程序,并實現了和PC機遠程通信串口程序,以及波形發生器的控制程序。最終能夠通過PC機遠程控制波形發生器輸出鋸齒波、三角波和正弦波三種周期性波形,并實現了波形頻率和幅度調節功能。

參考文獻

[1] 北陽電子公司技資室.凌陽單片機.2001.

[2] 何希才.新型集成電路及其應用實例.北京:北京科技出版社,2002.

第8篇：電源電路設計方法范文

摘要：文章指出疊加直流的HPPMS技術有直流部分占空比較高和不可控制2大缺點，在做沉積薄膜實驗時無法提供濺射所需的高功率，導致空比較低，濺射效率稍低的高功率脈沖產生。為了解決問題，需要研制一臺電源，并且該電源可以用中頻調制脈沖高功率磁控濺射MPP（Modulated pulsed power），普通高功率磁控濺射系統中的直流部分可以用低頻脈沖來代替，盡可能減少低頻脈沖占空比并且可以確保充分預處理，使高功率脈沖占空比盡可能最大，提高系統的濺射效率。

關鍵詞：調制脈沖；磁控濺射；HPPMS；MPP

近年來，國外發展了HPPMS（高功率脈沖磁控濺射）技術，并且這種技術具備一定高的離化率和很好的薄膜性能，因此在技術領域有一定的影響力。HPPMS的峰值功率高出普通磁控濺射達2個數量級；濺射材料離化率更是高達70%以上。高功率脈沖磁控濺射技術目前在國內外得到了廣泛的研究。本文將在HPPMS的基礎上設計研制一臺基于MPP（Modulatedpulsed power）技術的脈沖電源，其特點是：要想使低頻脈沖與高功率脈沖的占空比得到合理的控制必須采用起弧預處理低頻脈沖來實現，通過變化電路參數使低頻脈沖所占比例最小而高頻脈沖最大，并確保可以有效的預處理，從而使電源在實際應用中的工作效率達到最大程度的提高。

1國內的研究現狀

現如今，我國現有的高功率脈沖磁控濺射電源有2種：（1）沒有經過預處理，而使高功率脈沖信號加為負載。不足之處在于：難以使高功率脈沖信號的峰值功率保持不變，電流過大可能會引起起弧打火；（2）用并聯或者串聯的形式來設計脈沖電源疊加直流。其缺點是低頻脈沖占空大和預處理時間長，但是由于很難控制直流部分占空比，出現高功率脈沖部分（對于金屬離子的沉積具有實際意義的部分）占空比相對較低的情況，導致沉積效率在實際應用中也不理想。

2研究現狀分析

目前在國內外廣泛的研究是高功率脈沖磁控濺射技術，這種技術具有濺射粒子離化率和能夠沉積出非常致密且具有高性能薄膜兩大優點。成為目前在制造耐蝕和光學及其他各種功能薄膜領域內一種新的突破的。

目前研制高功率脈沖磁控濺射電源的系統的技術有以下2種：（1）具有高功率脈沖峰值和沒有預處理兩大特點的高功率脈沖電源，這種電源容易產生起弧打火現象并且電壓和功率很難被控制；（2）具有不易起弧打火和有穩定的工作狀態直流形式的脈沖疊加電源，這種電源靠直流部分來實現起弧預處理，但由于高功率脈沖占空比少于直流部分的占空比，金屬離子沉積效率在應用中也相對比較低。

3電源的設計與研究

調制脈沖電源包括主電路、控制電路和保護電路。主電路包括高電壓（低頻預處理部分）和低電壓（磁控濺射部分）2部分，電路結構的模式是直流串聯。控制電路可以通過CD4098改變脈沖信號脈寬、峰值密度、峰值電流。保護電路有主回路和功率器件2部分。

3.1主電路設計思路

主電路脈沖信號的產生分為2個步驟：

（1）初始脈沖信號的產生靠驅動電路和斬波電路來完成；（2）在控制電路中，改變脈沖信號脈寬可以依據調整電路參數來控制電路，從而2個不同寬矩形脈沖信號，單穩態觸發電路（如CD4098）參數控制電路繼續調整，2個寬矩形脈沖被轉換為2個尖峰值高頻觸發脈沖信號。

3.2控制電路設計

初始脈沖、預放電脈沖和主放電脈沖信號的產生需要靠不斷改變電路內部的參數來控制電路，從而使各部分脈沖信號可控，控制電路有主放電脈沖寬度設定電路、主放電IGBT保護電路、振蕩及預放電脈寬控制電路、電流反饋保護電路等4種。

3.2.1振蕩電路

振蕩電路被用來控制初始脈沖頻率和預放電時長、主放電脈沖頻率和脈寬、預放電脈沖頻率和脈寬，通過各個CD4098振蕩電路對信號進行控制。

3.2.2主放電脈沖寬度的設定

CD4098為下降沿觸發需要和預放電脈沖后的主放電脈沖相連接，初始脈沖振蕩電路中設定預放電脈沖寬度的觸發器10腳（Q端）連接11腳下降并沿觸發端，預放電脈沖結束時，10腳（Q端）為下降沿。

3.2.3電流反饋保護電路

為了與設定基準值進行比較，因此用從信號采集電路采集到的反饋信號輸入比較器LF353的負輸入端得出結論，如果表征電路中電流的反饋信號過小，那么比較器的輸出端輸出就會為正，電路關斷，起到了一定的保護作用。電位器的設定值與比較器輸出的電位值相比，如果反饋電位超過設定電位，比較器輸出電位就會翻轉，再通過CD4098翻轉來達到輸出負電位，起到保護作用。

3.2.4預放電IGBT驅動電路設計

需要把預放電IGBT電路合成到控制電路板上是因為預放電設計電流值較低（1～10A），電壓高達甚至超過500V。通過采用光耦對2部分的電路來進行物理隔離可以使驅動電路與控制電路互不影響和干擾。當光耦后面的電路出現短路或者過流時不會對前級電路造成影響，從而也方便對電路的檢查，同時也提高了電路的安全與穩定性能。為了保險起見，采用2個IGBT并聯的方式以減少單管的電流，并采用高壓光容和其他的方式一起進行保護。

3.2.5主放電IGBT驅動電路設計

本文采用的是基于M57962L的IGBT驅動電路保護設計方案，光電耦合是一種可以用來實現輸入與輸出的電氣隔離的方法，由于隔離電壓高達2500V，因此需要配置短路/過載保護電路，以確保IGBT工作更加可靠。

電源輸出脈沖信號的波形如圖1所示，從該波形可以得出輸出脈沖信號是符合設計思路的，說明此設計電路具有一定的可靠性。

第9篇：電源電路設計方法范文

關鍵詞：電源完整性；高速電路；信號完整性；HyperLynx

中圖分類號：TN86 文獻標識碼：A 文章編號：2095-8412(2016)02-226-04

引言

電子元器件朝著微型化、高集成度、多功能化的方向發展，其瞬態切換功率越來越高，工作電壓越來越低，噪音裕量變小，相應的PCB板整體電路設計密度更高，速度更快，對電源的要求更加苛刻。在設計復雜程度提高的同時，設計整體PCB整體電路時，勢必遇到越來越多影響電源穩定性的各種干擾因素，且目前的信號完整性仿真都是建立在電源系統絕對穩定基礎之上的。所以在互連設計時，進行電源完整性分析已成為必然。目前支持仿真的軟件有很多，本文主要利用Mentor公司的HyperLynx進行仿真設計。

1電源完整性分析

電源完整性分析的主要目標就是能夠給芯片電路提供干凈的電源，消除電源噪聲對芯片輸出信號的影響。電源噪聲對芯片的影響，會引起輸出信號的邏輯錯誤或者產生時序問題。此外，電源地網絡和信號網絡不是獨立的，而是緊緊耦合在一起的。所以電源地的噪聲還會通過耦合影響信號線，或者輻射到外面，會產生EMI、EMC的問題等等[1]。一個電源供給系統（PDS）由電壓調整器VRM、BULK電容、高頻退耦電容、電源地平面四個對象構成[2]。一個理想的電源系統其等效阻抗應該為零，即在平面任何地方的電位應該保持穩定不變的，但是在實際運用中存在很大的噪聲干擾，甚至有可能影響系統的正常工作。因此電源完整性分析的核心就是設計整個電源供給網絡或者其中的一部分，在感興趣的頻率范圍內降低整個網絡的阻抗，使得電源地網絡產生的噪聲最小，而電源地網絡設計一個主要參數就是目標阻抗，它的定義為：其中Power_Supply_Voltage為電源網絡的供電電壓，Allowed_Ripple為該網絡允許的最大紋波，Current為通過的電流值。當前解決電源完整性首先要合理設計PCB疊層，在電源層和地層大面積鋪銅，提供低阻抗的路徑。對于由于芯片本身內部引起的電源問題最有效的途徑就是合理的布置去耦電容[3]。因此解決電源完整性問題的關鍵應該是選擇合適的電容、在合理的位置擺放這些電容，使PDS阻抗在系統的工作頻率范圍內小于目標阻抗。

2仿真分析流程

2.1系統簡介

以目前設計的一高速采集系統為例來詳細闡述仿真分析的流程。該系統采用高速ADC、高端FPGA以及高速光纖模塊為硬件平臺來實現數據的采集傳輸。系統功能框圖如圖1所示。

2.2電源完整性仿真

運用HyperLynx內嵌的功能模塊PI來進行電源完整性仿真[4]。PI模塊仿真方式分為集總參數仿真和分布參數仿真。集總參數仿真即把整個電源平面看成一個集成點，而分布參數仿真采用頻點掃描，可選擇要仿真的管腳，看管腳之間的交互影響。一般我們在進行電源Net仿真時，選擇集總參數對整個網絡進行阻抗分析更加有效。集總參數仿真也可導出到預分析環境中進行增減電容，替換電容，改變安裝方式，改變疊層等What-If分析方法來進行該供電網絡的PCB優化設計。首先設置板級的分析數據庫，將PCB板圖設計數據直接讀入，確定板材材料，明確PCB疊層關系，設置各電源網絡的直流電壓，導入去耦電容模型或設置去耦電容參數包括ESR和ESL。根據設計要求確定電源平面的噪聲容限，一般按照電源網絡的5%來定義，最大動態電流一般按照芯片工作最大電流的50%來計算要仿真的電源網絡目標阻抗。先對FPGA中關鍵的內核電壓進行仿真。通常用鉭電容來進行板級低頻段去耦，可以用幾個或多個電容并聯以減小等效串聯電感。在高頻段，把去耦的頻率范圍分成3到4個頻段。在本系統中FPGA實際工作頻率為300MHz，在低頻段選擇多個470uf的鉭電容并聯，然后高頻段要考慮利用多個陶瓷小電容并聯簡單有效的減小阻抗，同時容值間隔不能太大，要有效控制反諧振點阻抗的幅度。通過計算，我們可以選擇2.2uf和0.1uf的電容組合為該電源網絡高頻段進行去耦設計。圖2為FPGA內核電壓網絡頻率—目標阻抗曲線圖，從圖中可以在為300MHz時，最大的阻抗為0.071124，即紋波電壓最大為71mv。在實際設計時允許阻抗在目標阻抗線上一點，因為仿真的時候沒有考慮芯片本身內部的濾波設計。因此可以看出電容設計基本上是可以滿足阻抗設計要求的。同時還可對電源平面可進行壓降和電流密度的仿真，防止器件出現失效過大的電壓降，導致器件邏輯出錯；或因過高的電流密度導致PCB損壞。從圖3可以看出，該電源網絡最大壓降為0.4mv，表層最高電流密度為14.7A/mm2，是能夠滿足設計要求的。

2.3信號完整性仿真

根據上一章節對電源完整性仿真的結果，同時可以對主要網絡的信號完整性進行仿真，從而更直接的驗證電源完整性設計的合理性。對于本系統電路來說，由于要實現帶寬400MHz的中頻采樣，后期傳輸速率很大，因此要著重關注光纖數據的傳輸。選取其中一對光纖輸出差分線，導入到前仿真中，然后提取過孔的S參數模型，如圖4所示。圖5為傳輸速度為8Gbps的數據傳輸眼圖仿真結果，眼圖過渡良好，眼部充分張開，說明接收器側的FPGA可以輕松地解讀數據，能夠很好的實現8Gbps的數據傳輸。

3實際測試結果

在本系統實際測試中，運用光纜實現測試數據自回環，通過計算機端的FPGA邏輯分析軟件Vivado來觀察光模塊的工作狀態。測試結果如圖6所示，可以看出光模塊可以很好的實現8Gsps的數據傳輸，無誤碼出現。

4結束語

本文簡要的介紹了利用電路仿真工具進行電源完整性以及信號完整性仿真的方法和流程，并結合項目中的電路設計進行仿真，并對結果進行了驗證。實踐證明：通過軟件對電路PCB板進行電源完整性以及關鍵信號線進行仿真，可以有效的縮短設計的周期，降低設計的難度，提高設計的可靠性。

參考文獻

高性能PCB的SI/PI和EMI/EMC仿真設計Ansoft培訓手冊.

申偉,唐萬明,王楊.高速PCB的電源完整性分析[J].現代電子技術,2009,311(24):213-218.

(美)伯格丁(Bogatin,E.)著.李玉山等譯.信號完整性分析[M].北京:電子工業出版社,2005.

張海風等編著.HyperLynx仿真與PCB設計[M].北京:機械工業出版社，2005.堵軍,高輝,